[实用新型]一种存储器高压防耦合高压泄放电路

说明书

技术领域

本专利涉及存储硬件领域，具体涉及一种存储器高压防耦合高压泄放电路。

背景技术

在非挥发存储器电路中，通过高压信号对存储器中的存储单元进行读写操作。当读写电路对某个存储单元读写时，不应该影响临近电路的读写状态，造成误操作而影响数据的正确性和可靠性。传统的非挥发存储器由于单元面积大，相邻的间距大，电压信号耦合并不严重，一般并不采取防耦合措施。然而随着存储单元的面积尺寸越来越小，单元之间的排列愈来愈紧凑，高压控制信号对临近单元的信号耦合愈来愈严重，对单元的误读写操作时常发生，不得不引起我们的重视。为了防止这种现象的出现，必须采取有效措施，在存储单元及其附属电路中增加防高压耦合电路，保证高压信号不会耦合或串扰到临近的存储单元中。

发明内容

本专利的目的在于克服现有技术中存在的上述问题，提供一种存储器高压防耦合高压泄放电路，防止在高密度非挥发存储器中，因相邻存储单元间的高电压耦合而造成数据的误写操作。

为实现上述技术目的，达到上述技术效果，本专利是通过以下技术方案实现：

一种存储器高压防耦合高压泄放电路，包括相邻的非挥发存储器单元第一存储单元、第二存储单元、节点A以及节点B，所述节点A和节点B之间设有寄生电容Cg，所述节点A和节点B之间串联有附属电路，所述附属电路包括电阻串、电压比较器以及NMOS开关管，附属电路设有的电阻串分压给电压比较器，所述电压比较器控制NMOS开关管通断，节点B瞬间拉低到低电平，能够削弱Cg耦合的高电压，保护了右边存储单元不会被误写入。

进一步地，所述电压比较器输入端分别连接电阻串节点和参考电压端，形成电压比较电路，所述电压比较器的输出端和NMOS开关管的栅极相连起到控制NMOS开关管的源极与漏极的通断，所述NMOS开关管的源极与漏极分别与地线和节点B相连。

进一步地，所述电阻串设有串联的第一电阻、第二电阻以及第三电阻，所述第三电阻为可调节电阻且接地，所述第三电阻与第二电阻连接端与电压比较器负端连接，所述电压比较器的正端和参考源相连形成开环电压比较器电路。

进一步地，所述第一电阻、第二电阻以及第三电阻为阱电阻。

进一步地，所述NMOS管的宽长比大于十比一。

本专利的收益效果是：

本专利针对存储单元读写过程中因高压耦合而可能引起的相邻存储单元误操作的现象，采取必要的高压防耦合高压泄放措施，设计相应电路，达到防止临近存储单元误写入的目的。

附图说明

为了更清楚地说明本专利实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所述第一存储单元和第二存储单元的示意图；

图2为本发明所述附属电路的结构示意图；

图3为无耦合泄放电路波形图；

图4为耦合泄放电路波形图。

具体实施方式

下面将结合本专利实施例中的附图，对本专利实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利一部分实施例，而不是全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

如图1-4所示，本专利为一种存储器高压防耦合高压泄放电路，包括相邻的非挥发存储器单元第一存储单元、第二存储单元、节点A以及节点B，所述节点A和节点B之间设有寄生电容Cg，节点A和节点B之间串联有附属电路，附属电路包括电阻串、电压比较器以及NMOS开关管，附属电路设有的电阻串分压给电压比较器，电压比较器控制NMOS开关管通断，节点B瞬间拉低到低电平，能够削弱Cg耦合的高电压，保护了右边存储单元不会被误写入。

其中，电压比较器输入端分别连接电阻串节点和参考电压端，形成电压比较电路，电压比较器的输出端和NMOS开关管的栅极相连起到控制NMOS开关管的源极与漏极的通断，NMOS开关管的源极与漏极分别与地线和节点B相连。

其中，电阻串设有串联的第一电阻（R1）、第二电阻（R2）以及第三电阻（R3），第三电阻为可调节电阻且接地，第三电阻与第二电阻连接端与电压比较器负端连接，电压比较器的正端和参考源相连形成开环电压比较器电路。

其中，第一电阻、第二电阻以及第三电阻为阱电阻。

其中，NMOS管的宽长比大于十比一。