[实用新型]一种基于CMOS工艺的ESD防护电路及结构有效
| 申请号： | 201720938632.1 | 申请日： | 2017-07-28 |
| 公开（公告）号： | CN207489872U | 公开（公告）日： | 2018-06-12 |
| 发明（设计）人： | 邓青秀;肖永贵;廖晓鹰;石开伟 | 申请（专利权）人： | 深圳市汇春科技股份有限公司 |
| 主分类号： | H01L27/02 | 分类号： | H01L27/02 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 唐致明 |
| 地址： | 518000 广东省深圳市龙岗区布*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输入/输出接口 电路 本实用新型 二极管 驱动管 输出端 输入端连接 内部信号 集成电路技术 抗静电能力 电源反接 反向击穿 高压静电 低功耗 驱动端 晶体管 衬底 电阻 阱区 驱动 伤害 | ||
1.一种基于CMOS工艺的ESD防护电路，其特征在于，其包括预驱动端、驱动管、保护电路、输入/输出接口端和内部信号端，所述预驱动端的输出端与所述驱动管的输入端连接，所述驱动管的输出端与所述保护电路的输入端连接，所述保护电路的输出端与所述输入/输出接口端连接，所述内部信号端通过连接所述保护电路与所述输入/输出接口端连接，所述保护电路包括第一二极管和第二二极管，所述第一二极管的负极连接电源，所述第一二极管的正极分别与所述输入/输出接口端、所述第二二极管的负极连接，所述第二二极管的正极连接电源地，所述预驱动端包括第一预驱动端和第二预驱动端，所述驱动管包括第一PMOS晶体管和第一NMOS晶体管，所述第一预驱动端与所述第一PMOS晶体管的栅极连接，所述第一PMOS晶体管的源极连接电源，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管的源极连接电源地，所述第二预驱动端与所述第一NMOS晶体管的栅极连接。
2.根据权利要求1所述的一种基于CMOS工艺的ESD防护电路，其特征在于，所述保护电路还包括第二PMOS晶体管和第二NMOS晶体管，所述第二PMOS晶体管的源极与栅极连接，所述第二PMOS晶体管的源极还分别与电源、所述第一PMOS晶体管的源极、所述第一二极管的负极连接，所述第一二极管的正极连接所述输入/输出接口端，所述第二PMOS晶体管的漏极分别与所述第二NMOS晶体管的漏极、所述第一PMOS晶体管的漏极、所述输入/输出接口端连接，所述第二NMOS晶体管的源极与栅极连接，所述第二NMOS晶体管的源极还分别与电源地、所述第一NMOS晶体管的源极、所述第二二极管的正极连接，所述第一二极管的负极连接所述输入/输出接口端，所述第二NMOS晶体管的漏极还分别与所述第二二极管的负极、所述第一NMOS晶体管的漏极连接。
3.根据权利要求2所述的一种基于CMOS工艺的ESD防护电路，其特征在于，所述保护电路还包括第一电阻、第二电阻和第三NMOS晶体管，所述第三NMOS晶体管的源极与栅极连接，所述第三NMOS晶体管的源极连接电源地，所述第三NMOS晶体管的漏极与所述内部信号端连接，所述第三NMOS晶体管的漏极通过连接并联的第一电阻和第二电阻与输入/输出接口端连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市汇春科技股份有限公司，未经深圳市汇春科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720938632.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
