[实用新型]一种基于CMOS工艺的ESD防护电路及结构

说明书

本实用新型公开了一种基于CMOS工艺的ESD防护电路，包括预驱动端、驱动管、保护电路、输入/输出接口端和内部信号端，所述预驱动端的输出端与所述驱动管的输入端连接，所述驱动管的输出端与所述保护电路的输入端连接，所述保护电路的输出端与所述输入/输出接口端连接，所述内部信号端通过连接所述保护电路与所述输入/输出接口端连接。本实用新型还公开了一种基于CMOS工艺的ESD防护结构，包括衬底、阱区、晶体管、二极管、电阻和PAD层。本实用新型涉及集成电路技术领域，一种基于CMOS工艺的ESD防护电路及结构，保护电路中的二极管与电源反接，利用二极管的反向击穿来保护输入/输出接口端不受高压静电的伤害，实现低功耗并提高抗静电能力。

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种基于CMOS工艺的ESD防护电路及结构。

背景技术

静电放电即ESD(Electro-Static discharge)，是指具有不同静电电位的物体互相靠近或直接接触引起的电荷转移。

随着集成电路制造技术的迅猛发展，集成电路产品的成本迅速降低，并向着多样化、普及化发展。集成电路产品不仅已经广泛应用于生产、生活、科研、国防等各个领域，其更新换代周期也越来越短。由于航天、军事等领域的特殊需要，集成电路器件也大大提高了集成度，而且在往低功耗、高可靠、多功能方向发展。

集成度提高的同时，集成电路中的绝缘层也越来越薄，抗过电压能力随着下降。如CMOS电路的耐击穿电压已降到80V-100V之间，VMOS电路的耐击穿电压有的只有30V，而千兆位的DRAM耐压仅为10V-20V。然而，集成电路器件在生产、运输、储存、装配和使用过程中(例如：手机应用芯片的程序被ESD打乱，使得手机出现花屏、白屏、声音不正常等现象)，人体及周围环境中的静电电压常常在数千伏甚至上万伏的范围。因此，静电放电防护设计已经成为集成电路可靠性设计中的一个重要环节。现阶段，低功耗CMOS工艺中ESD的静电防护能力低于3000V时，容易引起电子设备的故障或误动作，造成电磁干扰；还会击穿集成电路和精密电子元件，致使元件老化，降低生产成品率。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种低功耗、基于CMOS工艺的ESD防护电路，提高ESD器件的静电防护能力。

为了解决上述技术问题，本实用新型的另一个目的是提供一种低功耗、基于CMOS工艺的ESD防护结构，提高ESD器件的静电防护能力，抑制闩锁效应的发生。

本实用新型所采用的技术方案是：一种基于CMOS工艺的ESD防护电路，包括预驱动端、驱动管、保护电路、输入/输出接口端和内部信号端，所述预驱动端的输出端与所述驱动管的输入端连接，所述驱动管的输出端与所述保护电路的输入端连接，所述保护电路的输出端与所述输入/输出接口端连接，所述内部信号端通过连接所述保护电路与所述输入/输出接口端连接，所述保护电路包括第一二极管和第二二极管，所述第一二极管的负极连接电源，所述第一二极管的正极分别与所述输入/输出接口端、所述第二二极管的负极连接，所述第二二极管的正极连接电源地。

作为上述方案的进一步改进，所述预驱动端包括第一预驱动端和第二预驱动端，所述驱动管包括第一PMOS晶体管和第一NMOS晶体管，所述第一预驱动端与所述第一PMOS晶体管的栅极连接，所述第一PMOS晶体管的源极连接电源，所述第一PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管的源极连接电源地，所述第二预驱动端与所述第一NMOS晶体管的栅极连接。