[实用新型]一种基于NandFlash存储器多通道的存储阵列控制装置

说明书

技术领域

本实用新型涉及存储技术领域，具体涉及一种基于NandFlash存储器多通道的存储阵列控制装置。

背景技术

计算机总线技术和半导体存储技术促进了高速数据存储器的飞速发展和日渐成熟。近年来，在传输速率方面，电子技术的飞速发展促使了物联网、云计算和大数据测试了高速串行总线的发展，传统的并行传输技术已经成为提高数据传输速率的瓶颈。串行总线现常用的有USB接口技术、千兆/万兆以太网通信技术、光纤接口技术、PCI-E总线技术等。最新的USB3.0接口传输速率可以达到5Gb/s，以太网、光纤接口传输速率也可以达到万兆以上，PCI-E总线单通道的速率已提高到了2.5Gb/s，最高达到32通道，其速度之快、可靠性高等优点使其广泛地应用于显卡、数据记录器等高速设备。

存储设备按照存储介质主要可分为磁介质和半导体存储介质，其中后者又包括易失型固态介质(RAM)及非易失型固态介质(FLASH)两种类型。目前，单片NAND Flash的容量有限，理想的最大速度为40MB/s，远远不能满足存储系统中大容量、高速度的需求。所以目前固态盘产品中普遍使用的技术是将多块芯片集成在一起，以控制多个芯片并行进行读写操作，既能扩大整个固态硬盘的容量，又能显著提高固态硬盘的读写速度。因此，现在更多的设计与研究人员，关注于多个Flash器件的管理与设计架构，提出了许多Flash阵列的管理技术。如流水线技术、多Flash阵列的控制线共用技术、Two-Plane操做技术和多通路并行读写技术等。更多的设计者是将流水线技术，数据线位宽扩展技术以及全连接方式组合起来使用。同时使用流水线技术，在一个芯片页编程时，对其他芯片进行相应的操作，重叠页编程时间，达到高速流水的目的。但这种方法由于使用了位扩展，对4个芯片进行了绑定，一旦其中的某一芯片出现错误，会导致整个操作错误，大大增加了出错率，而且该架构也不支持随机读写操作，小写的效率较低。

针对目前Flash阵列架构普遍存在的扩展性差，兼容不足，以及读写性能和容量都有限等问题，本实用新型通过对比分析多种可行性的多通道架构，涉及提出一种基于NandFlash存储器多通道的存储阵列架构，从而提升Flash阵列整体的容量与速度。

实用新型内容

本实用新型提供了一种基于NandFlash存储器多通道的存储阵列控制装置，解决了提升Flash阵列整体的容量与速度的问题。

目前来说，单片Flash颗粒的容量有限，速度也有限，远远无法满足大容量高速度的存储需求，为了最大限度地提升系统整体的容量和速度，需要对原来的单个Flash颗粒的控制器的架构进行重新设计，从而提升整体的容量和速度。

NandFlash有许多外围引脚，根据用途将它们分为控制引脚，片选引脚，I/O数据引脚，以及电源相关的引脚。对于Flash控制器来言，主要通过控制引脚，片选引脚以及I/O数据引脚实现与芯片的交互。通过研究引脚的不用复用和优缺点，尤其是控制信号、片选信号以及数据信号引脚的复用方式，设计出适用于NandFlash的多通道架构。

对于Flash间只共用数据引脚的架构，能够大大减少系统的外围引脚数目，一定程度上能增加系统的总的芯片数量和容量。但是由于该架构只共用了数据线，因此每次只能对某一个Flash进行操作，同时由于单个Flash的I/O一般只有8位宽，单路I/O位宽读写能力有限。

对于Flash间只共用控制引脚的架构，也能够较少系统外围控制引脚的数据，它不仅可以对单个Flash进行操作，由于片选信号的独立，可实现流水线操作，对多个Flash同时操作。但是由于当对单个Flash进行操作,器件有相当长的忙状态，此时数据信号经常处理空闲状态，没有得到充分的利用，系统的读写性能就较低。与共用数据信号线相比，此架构性能较差，复用的引脚数目也相对较少。如果对多个芯片同时操作，数据端口也可以复用，进一步减少引脚数目。

对于Flash间只共用片选引脚的架构，由于数据线的数据不同，相当于每次执行了多次读写操作。如果处理的数据量较大，有很好的效果，而当所操纵的数据量较小、较零散时，系统性能将会变的很差。由于片选信号的引脚较少，复用后所减少的引脚数目并不明显，但带来的缺点较多，因此该方案的可行性意义不大。