[实用新型]一种功率半导体器件的复合型耐压环结构

说明书

本实用新型公开了一种功率半导体器件的复合型耐压环结构，包括至少一个耐压环结构，每个耐压环结构包括第一场限环、与所述第一场限环横向连接的pn结延展区、与所述pn结延展区横向相邻且连接的第二场限环，所述第一场限环和所述第二场限环位于所述pn结延展区两侧位置，其中，所述pn结延展区与所述第一场限环和所述第二场限环的侧面和底面同时接触。本实用新型通过设置与场限环横向连接的pn结延展区，将场限环延伸至所述外延层体内，优化表面电场和体内电场，增大结终端击穿电压以及降低反向漏电流和结电容，同时不会大幅增加设计难度和制作成本。

技术领域

本实用新型属于半导体功率器件技术领域，具体涉及一种功率半导体器件的复合型耐压环结构。

背景技术

结终端技术与器件结构紧密相关，不同的器件结构需要采用不同的结终端技术来保障其击穿电压以及可靠性，而场限环技术作为现代功率半导体器件(如DMOS)终端结构所常用的一种技术，可通过减小pn结曲面弯曲造成的电场集中，提高器件的击穿电压。

目前常用的场限环技术是通过在功率半导体器件的终端区域引入一个或多个与硅衬底掺杂类型相反但杂质浓度远高于衬底的环形区域(通常称之为场限环)，使器件在承受反向偏压时耗尽层扩展至这些环形区域发生穿通，从而延展器件终端区域的耗尽层，这样减小终端区域的电场集中，进而获得更高的击穿电压。采用场限环技术，虽然工艺简单，可以达到较高的击穿电压，但它对界面电荷非常敏感。因此，设计场限环时，通过优化表面电场和体内电场，是击穿优先发生在体内，以减小由于因外界因素对表面电场的影响而降低器件的击穿电压。

此外，场限环技术还存在一个比较明显的问题，即在各场限环靠近芯片边缘的区域，电场集中的现象仍然比较明显，容易形成高电场；通常，这些高电场区域会先于终端结构的其它区域出现雪崩电离，导致漏电流增加，减小器件终端结构的击穿电压；在实现场限环掺杂浓度、结深、环宽等参数优化的情况下，通过调节场限环之间的间距可改变各环承受的电压，进而使各场限环的峰值电场比较接近，这样可以避免因某个别环承受的电压过高而过早发生雪崩击穿，导致终端结构的击穿电压不能达到预期。但即便做了这样的优化处理，终端结构击穿电压的提升仍然会受限于各场限环外边缘区域的峰值电场。

为解决上述问题，现在多家功率半导体厂商一般采用场板技术来改善这一情况；但是，简单的金属场板技术增加了制作成本但效果并不理想，而效果较好的“金属场板+多晶场板”技术又因为场限环与两种场板结构的整体设计复杂、工艺实现难度大等原因，造成设计和制造成本增加。

结终端扩展(JTE)技术也是功率半导体器件终端结构所常用的一种技术，该技术通过在器件的终端区域进行单区、双区或多区离子注入并推进，形成pn结终端扩展区域，拉伸反向偏压下形成的耗尽区，从而达到提升结终端击穿电压的目的；但是，该技术的缺点是反向漏电流和结电容相对较大。

实用新型内容

有鉴于此，本实用新型的主要目的在于提供一种功率半导体器件的复合型耐压环结构。

为达到上述目的，本实用新型的技术方案是这样实现的：

本实用新型实施例提供一种功率半导体器件的复合型耐压环结构，包括至少一个耐压环结构，每个耐压环结构包括第一场限环、与所述第一场限环横向连接的pn结延展区、与所述pn结延展区横向相邻且连接的第二场限环，所述第一场限环和所述第二场限环位于所述pn结延展区两侧位置，其中，所述pn结延展区与所述第一场限环和所述第二场限环的侧面和底面同时接触。

上述方案中，所述pn结延展区与所述第一场限环的掺杂类型相同，且掺杂浓度低于所述第一场场限环的的掺杂浓度。

上述方案中，所述第二场限环与所述pn结延展区的掺杂类型相同，且掺杂浓度高于所述pn结延展区的的掺杂浓度，

上述方案中，所述第一场限环和所述第二场限环的掺杂浓度相同。