[实用新型]半导体芯片及其半导体系统有效
申请号: | 201721096616.9 | 申请日: | 2017-08-30 |
公开(公告)号: | CN207624691U | 公开(公告)日: | 2018-07-17 |
发明(设计)人: | A·艾尔斯;B·博罗特 | 申请(专利权)人: | 意法半导体(克洛尔2)公司 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L23/544;H01L23/58 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;潘聪 |
地址: | 法国*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体芯片 半导体系统 半导体级 感测电路 耦合 公共输入节点 基本电路 基本元件 叠加 输出 | ||
一种半导体芯片及其半导体系统,该半导体芯片包括叠加的多个半导体级。半导体级包括耦合至公共输入节点的多个基本电路。感测电路被耦合至不同级的基本元件。感测电路的输出用于生成数字,该数字用作半导体芯片的标识号。
技术领域
本公开涉及电子芯片,更具体地涉及用于将标识号(identification number)分派给三维芯片(3D芯片)的系统。
背景技术
已知在电子芯片上插入标识号,例如,通过激光雕刻或印刷。这些标识号可以例如确定芯片的来源。在每个芯片上插入标识号的缺点在于,这需要为芯片制造步骤添加特定步骤,其可能相对昂贵。
而且,已知形成三维芯片或3D芯片,也就是说,其部件形成在若干叠加的半导体级中的芯片。部件被形成在每个半导体级中和每个半导体级上,并且互连网络与每个半导体级相关联。半导体级通过被称为贯通硅过孔(TSV)的过孔(via)而彼此连接。
实用新型内容
本公开的一个方面提供了一种半导体芯片,包括:叠加的多个半导体级,包括耦合至公共输入节点的第一类型的多个基本电路;以及多个感测电路,所述多个感测电路中的每个感测电路耦合至:所述多个半导体级中的一个半导体级的所述多个基本电路中的相应基本电路的输出;以及所述多个半导体级中的另一半导体级的所述多个基本电路中的相应基本电路的输出,其中所述多个感测电路中的每个感测电路在操作中生成输出信号,并且与所述半导体芯片相关联的数字是基于所述多个感测电路的输出信号。
根据本公开的一个实施例,所述第一类型的所述基本电路包括逻辑电路。
根据本公开的一个实施例,所述第一类型的所述基本电路包括逆变器。
根据本公开的一个实施例,所述感测电路包括触发器。
根据本公开的一个实施例,所述第一类型的所述基本电路包括电流源。
根据本公开的一个实施例,所述感测电路包括感测放大器。
根据本公开的一个实施例,该半导体芯片包括一个或多个处理核。
根据本公开的一个实施例,该半导体芯片包括温度管理电路。
根据本公开的一个实施例,该半导体芯片包括数字生成电路,所述数字生成电路耦合至所述多个感测电路的所述输出。
根据本公开的一个实施例,该半导体芯片包括比较器,所述比较器耦合至所述数字生成电路的输出。
本公开的一个方面提供了一种半导体系统,包括:叠加的多个半导体级,包括耦合至公共输入节点的第一类型的多个基本电路;多个感测电路,分别耦合至:所述多个半导体级中的一个半导体级的所述多个基本电路中的一个基本电路的输出;以及所述多个半导体级中的另一半导体级的所述多个基本电路中的一个基本电路的输出,其中所述多个感测电路中的每个感测电路在操作中生成输出信号;以及数字生成电路,耦合至所述多个感测电路的输出,其中所述数字生成电路在操作中基于由所述多个感测电路生成的所述输出信号来生成数字。
根据本公开的一个实施例,所述第一类型的所述基本电路包括逻辑电路。
根据本公开的一个实施例,所述第一类型的所述基本电路包括逆变器。
根据本公开的一个实施例,所述感测电路包括触发器。
根据本公开的一个实施例,所述第一类型的所述基本电路包括电流源。
根据本公开的一个实施例,所述感测电路包括感测放大器。
根据本公开的一个实施例,该半导体系统包括温度管理电路。
根据本公开的一个实施例,该半导体系统包括比较器,所述比较器耦合至所述数字生成电路的输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(克洛尔2)公司,未经意法半导体(克洛尔2)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201721096616.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种扇出型晶圆级封装结构
- 下一篇:交错式布线结构的功率模块