[实用新型]一种数模混合多环路衬底动态偏置LDO电路

说明书

技术领域

本实用新型涉及一种调节电变量或磁变量的系统，特别涉及一种LDO(Low Dropout Regulator，LDO，低压差线性稳压器)电路。

背景技术

几乎所有的电子电路都需要一个稳定的电压源，它维持在特定容差范围内，以确保正确运行(典型的CPU电路只允许电压源与额定电压的最大偏离不超过±3％)。该固定电压由某些种类的稳压器提供。LDO电路就是其中的一种稳压器。

如图1所示，目前的LDO电路包括：基准电压Vref、误差放大器EA、功率管a1、电阻分压器a2、电流源a3。该LDO电路通过电阻分压器a2自动检测输出电压Vout，误差放大器EA不断调整电流源a3从而维持输出电压Vout稳定在额定电压上。该结构的LDO电路存在负载瞬态响应能力不高的问题。

实用新型内容

本实用新型的目的是提供一种负载瞬态响应能力高的LDO电路。

本实用新型解决其技术问题的解决方案是：一种数模混合多环路衬底动态偏置LDO电路，包括：功率管M_P、pMOS管M1、M3、M5、nMOS管M2、M4、M6、M7、M8、运算放大器AMP、非门INV1、INV2、INV3、INV4、INV5、INV6、与门AND1、AND2，所述pMOS管M1、M3、功率管M_P的源极分别与电源VDD连接，所述pMOS管M1的栅极与所述非门INV3的输出端连接，所述非门INV3的输入端与所述与门AND2的输出端连接，所述与门AND2的一输入端与所述非门INV4的输出端连接，所述与门AND2的另一输入端分别与所述非门INV4的输入端、所述非门INV5的输出端连接，所述非门INV4的输入端与所述非门INV5的输出端连接，所述非门INV5的输入端与所述非门INV6的输出端连接，所述非门INV6的输入端、所述nMOS管M4的源极、所述nMOS管M6的漏极、所述pMOS管M5的漏极均连接于第二节点，所述nMOS管M2、M4的漏极、所述功率管M_P的栅极、所述pMOS管M1、M3的漏极、所述非门INV2的输入端均连接于第一节点，所述非门INV2的输出端分别与所述非门INV1的输入端、所述与门AND1的一输入端连接，所述非门INV1的输出端与所述与门AND1的另一输入端连接，所述与门AND1的输出端与所述nMOS管M2的栅极连接，所述功率管M_P的漏极、所述pMOS管M5的源极、所述nMOS管M7的源极、所述nMOS管M7、M8的栅极均连接于所述LDO电路的电压输出端，所述nMOS管M7的源极、所述运算放大器的反相输入端、所述nMOS管M8的漏极均连接于第三节点，所述运算放大器AMP的输出端与所述功率管M_P的衬底连接，所述运算放大器AMP的同相输入端与基准电压连接，所述pMOS管M3、M5、nMOS管M4、M6的栅极均连接偏置电压，所述pMOS管M1、M3的衬底分别与电源VDD连接，所述nMOS管M2、M4、M6、M7、M8的衬底分别与地GND连接，所述nMOS管M2、M6、M8的源极分别与地GND连接。

进一步，所述功率管MP为pMOS管。

进一步，所述基准电压为带隙基准电路的输出电压。

本实用新型的有益效果是：本发明创造采用数字和模拟电路混合的三个不同的控制环路，提高了LDO电路的负载响应速度。该电路结构可广泛应用于SoC芯片。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本实用新型的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。

图1是背景技术中的LDO电路的结构示意图；

图2是本发明创造的LDO电路的结构示意图；

图3是第三控制环路的时序图。

具体实施方式

以下将结合实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。