[实用新型]基于FPGA的局部重配置系统有效
| 申请号： | 201721420019.7 | 申请日： | 2017-10-30 |
| 公开（公告）号： | CN207780770U | 公开（公告）日： | 2018-08-28 |
| 发明（设计）人： | 王术群;黄晓伟 | 申请（专利权）人： | 西南民族大学 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 成都科奥专利事务所(普通合伙) 51101 | 代理人： | 王蔚 |
| 地址： | 610041 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理器系统 通用运算单元 配置文件 可编程逻辑系统 串口 重配置系统 上位机 重配置 本实用新型 重新配置 功耗 算法 存储 升级 | ||
【权利要求书】：
1.基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，其特征在于：所述FPGA芯片为Zynq-7000FPGA芯片，所述Zynq-7000FPGA芯片具有PCAP端口；在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，且通用运算单元与处理器系统连接；所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，并通过PCAP端口动态配置到通用运算单元。
2.根据权利要求1所述的基于FPGA的局部重配置系统，其特征在于：所述重配置模块上设有AXI-Lite接口和AXI-stream接口，处理器系统与AXI-Lite接口连接，用于控制重配置模块；同时，处理器系统还与AXI-stream接口连接，用于重配置模块从DDR3存储器中获取数据并存储结果。
3.根据权利要求1所述的基于FPGA的局部重配置系统，其特征在于：所述配置文件为信号测量模块配置文件、低通滤波器模块配置文件和基本浮点运算模块配置文件中的任意一个。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南民族大学，未经西南民族大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721420019.7/1.html，转载请声明来源钻瓜专利网。
