[实用新型]基于FPGA的局部重配置系统

说明书

本实用新型公开了基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，并且通用运算单元与处理器系统连接；其中，所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，可通过PCAP端口在线实时进行算法的重新配置与升级，提高了资源的利用率、降低了功耗和成本。

技术领域

本实用新型涉及FPGA配置技术领域，尤其涉及一种基于FPGA的局部重配置系统。

背景技术

FPGA拥有丰富的可编程资源和IP核，而且具备高速并行的特性，这使得其成为高速处理和高速运算的理想器件，在数字信号处理、高速信号采集和通信领域发挥越来越重要的作用；但是由于大部分FPGA运行过程中已经配置的资源无法动态的重新配置，对于有些不是实时运行的算法而言，即使空闲阶段也会占用资源造成浪费和额外的功耗，而在更改部分算法时则需要整块FPGA重新配置，这又对需要实时运行的算法造成影响。

实用新型内容

本实用新型的目的在于提供一种具有动态局部重配置功能的基于FPGA的局部重配置系统。

本实用新型的目的是通过以下技术方案实现的：

基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，所述FPGA芯片为Zynq-7000FPGA芯片，所述Zynq-7000FPGA芯片具有PCAP端口；在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，并且通用运算单元与处理器系统连接；所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，并通过PCAP端口动态配置到通用运算单元。

进一步地，所述重配置模块上设有AXI-Lite接口和AXI-stream接口，处理器系统与AXI-Lite接口连接，用于控制重配置模块；同时，处理器系统还与AXI-stream接口连接，用于重配置模块从DDR3存储器中获取数据并存储结果。

进一步地，所述配置文件为信号测量模块配置文件、低通滤波器模块配置文件和基本浮点运算模块配置文件中的任意一个。

本实用新型在FPGA芯片内划分一个通用运算单元，并在通用运算单元中设置重配置模块，FPFG内设的处理器系统通过PCAP端口动态控制通用运算单元并将重配置模块配置成不同的功能，实现了动态配置通用运算单元，提高了资源的利用率；并且通用运算单元以外的其它模块不受重配置过程的影响仍能正常工作；可在线实时进行算法的重新配置与升级，提高了资源的利用率、降低了功耗和成本。

附图说明

图1为本实用新型的结构框图。

图2为本实用新型信号测量模块的结构框图。

图3为本实用新型低通滤波器模块的结构框图。

图4为本实用新型基本浮点运算模块的结构框图。

具体实施方式

如图1所示，本实施例提供的基于FPGA的局部重配置系统包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，所述上位机通过串口向FPGA芯片发送控制命令和接收状态信息，并在系统运行前将配置文件存储到SD卡中，所述配置文件为信号测量模块配置文件、低通滤波器模块配置文件和基本浮点运算模块配置文件中的任意一个。