[实用新型]一种硅基InGaAs沟道双栅MOSFET器件

权利要求书

1.一种硅基InGaAs沟道双栅MOSFET器件，其特征在于：包括由下至上依次叠置的单晶硅衬底(101)、介质键合层(102)、隔离层(103)、背栅电极(104)、背栅介质层(105)、背栅界面控制层(106)、InGaAs沟道层(107)、上界面控制层(108)；所述上界面控制层(108)上表面的两侧均叠置有III-V族半导体源漏层(109)；所述III-V族半导体源漏层(109)的上表面设置有源漏金属层(110)；所述上界面控制层(108)上表面两侧的III-V族半导体源漏层(109)之间设置有顶栅介质层(111)，所述顶栅介质层(111)下表面与上界面控制层(108)连接，所述顶栅介质层(111)的侧面与III-V族半导体源漏层(109)连接；所述顶栅介质层(111)上叠置有顶栅电极(112)。

2.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述顶栅电极(112)为倒T型，所述顶栅电极(112)位于顶栅介质层(111)上表面的中间位置。

3.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述介质键合层(102)键合介质为BCB。

4.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述隔离层(103)为硅基、铝基、锆基、铪基、钆基、镓基、镧基、钽基、铍基、钛基、钇基氧化物中的一种或其多种氧化物叠层或其互掺杂氧化物层，所述隔离层(103)的厚度在1纳米-200纳米之间。

5.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述背栅电极(104)和顶栅电极(112)为金、铜、铟、钛、铂、铬、锗、镍中的一种或其多种材料组合成的叠层，所述背栅电极(104)和顶栅电极(112)厚度为1纳米-500纳米。

6.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述背栅介质层(105)和顶栅介质层(111)采用介电常数k大于20的氧化物、氮化物或氮氧化物，以及氧化物、氮化物或氮氧化物的任意混合，或者氧化物、氮化物或氮氧化物的多层任意组合。

7.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述背栅界面控制层(106)和上界面控制层(108)禁带宽度大于所述InGaAs沟道层(107)材料，均具有第一量子阱能带对准关系。

8.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述InGaAs沟道层(107)的厚度为1-10nm，In组分为0.4-0.7。

9.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述III-V族半导体源漏层(109)采用重掺杂的InGaAs材料，掺杂浓度大于1e19cm-3。

10.如权利要求1所述的硅基InGaAs沟道双栅MOSFET器件，其特征在于：所述源漏金属层(110)为镍、镉、金、硅、钯、锗、钨、铝、钛、铜、铂、锌金属材料层的一层或多层金属化而成。