[实用新型]用于静电保护的可控硅电路及其器件结构

权利要求书

1.一种用于静电保护的可控硅电路，包括：

一个PNP型三极管、一个NPN型三极管、一个开关管、第一等效电阻和第二等效电阻，所述PNP型三极管发射极连接所述第一等效电阻第一端，所述PNP型三极管基极连接所述NPN型三极管集电极和所述第一等效电阻第二端，所述PNP型三极管的集电极连接所述NPN型三极管基极、所述第二等效电阻第一端和所述开关管第一端，所述NPN型三极管发射极连接所述第二等效电阻第二端和所述开关管第二端；所述PNP型三极管发射极作为所述可控硅电路阳极，所述NPN型三极管发射极作为所述可控硅电路阴极，所述开关管控制端作为所述可控硅电路控制端。

2.根据权利要求1所述的用于静电保护的可控硅电路，其特征在于：芯片上电时，所述可控硅电路控制端电压受控制电路控制；芯片断电时，所述可控硅电路控制端浮空。

3.根据权利要求1所述的用于静电保护的可控硅电路，其特征在于：芯片上电时，所述开关管导通；芯片断电时，所述开关管断开。

4.根据权利要求3所述的用于静电保护的可控硅电路，其特征在于：所述控制电路包括电流镜、输入管和输出管，所述电流镜输入端连接所述输入管，输出端连接所述输出管，所述输入管接收表征所述芯片上电的电压信号，得到所述电流镜的输入电流，所述电流镜输出电流控制所述输出管得到所述可控硅电路控制端电压。

5.根据权利要求1、2、3或4所述的用于静电保护的可控硅电路，其特征在于：所述可控硅电路集成在片内，所述可控硅电路的阴极、阳极分别连接芯片的两个引脚。

6.一种用于静电保护的可控硅器件结构：

衬底上形成高压N型阱、第一P型阱、第二P型阱和N型阱，所述第二P型阱和N型阱位于所述高压N型阱的上部；所述第一P型阱、第二P型阱和N型阱均位于衬底的上部；

所述第一P型阱和所述高压N型阱上方分别形成有第一多晶硅和第二多晶硅；

通过对所述第一P型阱、第二P型阱和所述N型阱的N+和P+光刻和注入，形成多个N+区域和P+区域；

所述第一多晶硅作为所述可控硅器件结构的控制端，通过对N+区域、P+区域和第二多晶硅的连接，得到所述可控硅器件结构的阳极和阴极，所述阳极为静电进入端，所述阴极为对地端。

7.根据权利要求6所述的用于静电保护的可控硅器件结构，其特征在于：所述第一P型阱上部从左到右依次形成第一P+区域、第一N+区域和第二N+区域；所述第二P型阱上部从左到右依次形成第二P+区域、第三N+区域和第三P+区域；所述N型阱上部从左到右依次形成第四P+区域和第四N+区域；所述第一N+区域和所述第二N+区域之间的上方形成所述第一多晶硅，所述第三P+区域和所述第四P+区域之间的上方形成所述第二多晶硅。

8.根据权利要求7所述的用于静电保护的可控硅器件结构，其特征在于：所述第一P+区域一侧形成浅槽隔离区，另一侧至所述第一N+区域之间形成浅槽隔离区；所述第二N+区域至所述第二P+区域之间形成浅槽隔离区；所述第二P+区域至所述第三N+区域之间形成浅槽隔离区；所述第三N+区域至所述第三P+区域之间形成浅槽隔离区；所述N型阱两侧分别形成浅槽隔离区，靠近所述P型阱一侧的浅槽隔离区与所述P型阱之间间隔一段区域，并与所述第二多晶硅有重叠区域；所述第四P+区域至所述第四N+区域一侧形成浅槽隔离区。

9.根据权利要求7所述的用于静电保护的可控硅器件结构，其特征在于：所述第一P+区域、第一N+区域、第二P+区域、第三N+区域和第二多晶硅相连，其连接端作为所述可控硅结构的阴极；所述第四P+区域和第四N+区域相连，其连接端作为所述可控硅结构的阳极；所述第二N+区域和第三P+区域相连。

10.根据权利要求6所述的用于静电保护的可控硅器件结构，其特征在于：在芯片断电时，所述可控硅结构的控制端浮空；在芯片上电时，所述可控硅结构的控制端电压受控制电路控制。