[实用新型]用于静电保护的可控硅电路及其器件结构

说明书

本实用新型公开了一种用于静电保护的可控硅电路及其器件结构，所述可控硅电路包括：一个PNP型三极管、一个NPN型三极管、一个开关管、第一等效电阻和第二等效电阻，所述PNP型三极管发射极连接所述第一等效电阻第一端，所述PNP型三极管基极连接所述NPN型三极管集电极和所述第一等效电阻第二端，所述PNP型三极管的集电极连接所述NPN型三极管基极、所述第二等效电阻第一端和所述开关管第一端，所述NPN型三极管发射极连接所述第二等效电阻第二端和所述开关管第二端；所述PNP型三极管发射极作为所述可控硅电路阳极，所述NPN型三极管发射极作为所述可控硅电路阴极，所述开关管控制端作为所述可控硅电路控制端。本实用新型所述的用于静电保护的可控硅电路可以在不削弱静电防护能力的前提下，提高芯片引脚的最大工作电压。

技术领域

本实用新型涉及半导体制造领域，特别涉及一种用于静电保护的可控硅电路及其器件结构。

背景技术

ESD(静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此，在芯片设计中需要在各个引脚放置ESD防护器件，用于保护芯片断电及上电这两种状态。

如图1所示，示意了现有技术中应用于静电保护的可控硅电路，包括：一个PNP型三极管、一个NPN型三极管、电阻和电阻所述PNP型三极管发射极通过电阻连接其基极和所述NPN型三极管的集电极，所述NPN型三极管发射极通过电阻连接其基极和所述PNP型三极管的集电极。所述PNP型三极管发射极作为所述可控硅电路的阳极，即静电输入端，所述NPN型三极管发射极作为所述可控硅电路的阴极，即对地端。如图2所示，示意了图1可控硅电路的器件结构图。

在现有技术中，芯片在断电和上电两种状态下ESD防护器件的触发电压是相同的。芯片上电时，由于芯片受到ESD，需要ESD防护器件先于芯片触发，因此芯片各个引脚的最高工作电压往往被ESD防护器件所限制。

发明内容

本实用新型的目的是提供一种用于静电保护的可控硅电路及其器件结构，用于解决现有技术存在的芯片各个引脚的最高工作电压被ESD防护器件所限制的问题。

为实现上述目的，本实用新型提供了一种用于静电保护的可控硅电路，包括：

一个PNP型三极管、一个NPN型三极管、一个开关管、第一等效电阻和第二等效电阻，所述PNP型三极管发射极连接所述第一等效电阻第一端，所述PNP型三极管基极连接所述NPN型三极管集电极和所述第一等效电阻第二端，所述PNP型三极管的集电极连接所述NPN型三极管基极、所述第二等效电阻第一端和所述开关管第一端，所述NPN型三极管发射极连接所述第二等效电阻第二端和所述开关管第二端。

可选的，芯片上电时，所述可控硅电路控制端电压受控制电路控制；芯片断电时，所述可控硅电路控制端浮空。

可选的，芯片上电时，所述开关管导通；芯片断电时，所述开关管断开。

可选的，所述控制电路包括电流镜、输入管和输出管，所述电流镜输入端连接所述输入管，输出端连接所述输出管，所述输入管接收表征所述芯片上电的电压信号，得到所述电流镜的输入电流，所述电流镜输出电流控制所述输出管得到所述可控硅电路控制端电压。

可选的，所述可控硅电路集成在片内，所述可控硅电路的阴极、阳极分别连接芯片的两个引脚。

本实用新型还提供一种用于静电保护的可控硅器件结构：

衬底上形成高压N型阱、第一P型阱、第二P型阱和N型阱，所述第二P型阱和N型阱位于所述高压N型阱的上部；所述第一P型阱、第二P型阱和N型阱均位于衬底的上部；

所述N型阱和所述第一P型阱上方分别形成有第一多晶硅和第二多晶硅；