[实用新型]电容器阵列结构

说明书

本实用新型提供一种电容器阵列结构，电容器阵列结构设置于半导体衬底上，半导体衬底上形成有多个在内存数组结构中的焊盘，电容器阵列结构包括：下电极层，接合于焊盘上，下电极层的截面形状为U型；电容介质层，覆盖于下电极层的内表面及外表面；上电极层，覆盖于电容介质层的外表面；及，上电极填充层，覆盖上电极层的外表面，并填满上电极层之间的间隙，上电极填充层的材质包含硼掺杂锗硅。本实用新型可以降低形成对的工艺温度，从而降低热预算对电容介质层的影响；同时可以提高载流子移动速率，从而可以降低填充层的电阻值。

技术领域

本实用新型属于半导体器件及制造领域，特别是涉及一种电容器阵列结构。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积，因此，必须在包括下电极层、电容介质层及上电极层的电容器空隙中填入填充层以稳固电容器结构。

由于电容器的电容介质层受到热预算(thermal budget)影响大，若填充层使用高温制程会导致电容介质层过于结晶化使其导电性增加而造成漏电流产生。又填充层要作为电容器与后段制程形成的金属导线层的连接层，降低填充层的电阻值也是非常重要的考虑因素。现有的一种方法为使用硼掺杂多晶硅作为填充层以降低填充层的电阻值。然而，为了使得填充层的电阻值降至所需数值，需要提高硼掺杂浓度，而提高硼掺杂浓度将会使其沉积速度过快而使得所述上电极填充层提早封口，使其内部形成有气泡，从而影响其性能。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种电容器阵列结构，用于解决现有技术中的填充层存在的工艺温度过高而导致电容介质层过于结晶化使其导电性增加而造成漏电流产生的问题，以及使用硼掺杂多晶硅作为填充层存在的沉积速度过快使得所述上电极填充层提早封口，使其内部形成有气泡，从而影响其性能的问题。

为实现上述目的及其他相关目的，本实用新型提供一种电容器阵列结构的制造方法，所述电容器阵列结构的制造方法包括如下步骤：

1)提供一半导体衬底；

2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑层；

3)于所述交替叠置的牺牲层及支撑层的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开孔，用于定义电容孔的位置及形状；

4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以在所述支撑层及所述牺牲层内形成电容孔；

5)于所述电容孔内形成下电极层，所述支撑层连接所述下电极层；

6)去除所述牺牲层，其中，所述支撑层保留在所述半导体衬底上；

7)于所述下电极层的内表面及外表面形成电容介质层，其中，所述电容介质层覆盖所述下电极层；

8)于所述电容介质层的外表面形成上电极层，其中所述上电极层覆盖所述电容介质层；及，

9)于所述上电极层的外表面形成上电极填充层，其中，所述上电极填充层覆盖所述上电极层并填满所述上电极层之间的间隙，且所述上电极填充层的材质包含硼掺杂锗硅(B-doped SiGe)。

优选地，步骤1)中，所述半导体衬底上形成有多个在内存数组结构中的焊盘；步骤4)中，形成的所述电容孔暴露出所述焊盘；步骤2)中形成的所述支撑层包括顶层支撑层、中间支撑层及底层支撑层，所述上次支撑层、所述中间支撑层及所述底层支撑层均位于所述牺牲层内，且上下相隔有间距。

优选地，步骤6)包括如下步骤：