[实用新型]功率半导体器件有效
| 申请号： | 201721548489.1 | 申请日： | 2017-11-17 |
| 公开（公告）号： | CN207781612U | 公开（公告）日： | 2018-08-28 |
| 发明（设计）人： | 杨彦涛;夏志平;王维建 | 申请（专利权）人： | 杭州士兰集成电路有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 310018 浙江省杭州市杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 屏蔽导体 功率半导体器件 绝缘叠层 栅极导体 衬底 隔离 半导体 电连接 栅极电介质 下部侧壁 源极电极 栅极电极 栅源短路 隔离层 体区 源区 延伸 申请 | ||
1.一种功率半导体器件，其特征在于，包括：
位于半导体衬底中的多个沟槽，所述半导体衬底为第一掺杂类型；
位于所述半导体衬底中的体区，所述体区邻近所述多个沟槽上部，且为第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；
位于所述体区中的源区，所述源区为第一掺杂类型；
位于所述多个沟槽下部侧壁和底部的绝缘叠层，所述绝缘叠层包括第一绝缘层和第二绝缘层，所述第一绝缘层围绕所述第二绝缘层；
至少一部分位于所述多个沟槽中的屏蔽导体，所述屏蔽导体从所述多个沟槽上方延伸至其底部，并且与所述半导体衬底之间由所述绝缘叠层彼此隔离；
在所述多个沟槽上部中位于所述屏蔽导体两侧的栅极导体；
与所述源区和所述屏蔽导体电连接的源极电极；以及
与所述栅极导体电连接的栅极电极,
其中，所述屏蔽导体的顶部形成有隔离层，所述栅极导体与所述屏蔽导体之间由所述隔离层彼此隔离，以及由所述绝缘叠层中的至少一层彼此隔离，所述栅极导体与所述体区之间由栅极电介质彼此隔离，所述屏蔽导体与所述半导体衬底之间由所述绝缘叠层彼此隔离，
所述栅极导体用于重布线以实现与栅极电极的电连接。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述屏蔽导体从所述半导体衬底表面向上延伸预定的高度。
3.根据权利要求1所述的功率半导体器件，其特征在于，所述栅极导体还包括在所述半导体衬底表面上横向延伸的第二部分，栅极层导体的第二部分作为布线，使得所述源极电极和所述栅极电极彼此隔开。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述源极电极位于第一区域中，所述栅极电极位于第二区域中。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述第一绝缘层由氧化硅组成，所述第二绝缘层由选自氮化硅、氮氧化物或多晶硅中的至少一种组成。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽的宽度在0.2至10微米的范围内，深度在0.1至50微米的范围内。
7.根据权利要求1所述的功率半导体器件，其特征在于，所述第一掺杂类型为N型和P型中的一种，所述第二掺杂类型为N型和P型中的另一种。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述多个沟槽的侧壁倾斜，使得所述多个沟槽的顶部宽度大于所述多个沟槽的底部宽度。
9.根据权利要求1所述的功率半导体器件，其特征在于，所述功率半导体器件为选自CMOS器件、BCD器件、MOSFET晶体管、IGBT和肖特基二极管中的一种。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司，未经杭州士兰集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721548489.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
