[实用新型]半导体封装结构

说明书

公开了一种半导体封装结构，其包括：底板，包括芯片基岛；多个管脚，分别与所述芯片基岛键合；以及封装体，覆盖所述芯片基岛，其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。根据本实用新型的半导体封装结构，通过增加管脚间距，且使若干个管脚依次错位排列，显著提高功率端或高压端与相邻管脚间的爬电电压，解决功率器件因爬电问题导致的失效。

技术领域

本实用新型涉及半导体封装领域，更具体地涉及一种半导体封装结构。

背景技术

近年来，随着功率电子领域需求的提高，能实现转换和控制电能流动的半导体功率器件正被广泛地研究和开发，尤其是需要实现功率开关的器件，例如能够控制大功率和实现高性能的功率金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET)、功率双极性晶体管(Bipolar Junction Transistor，BJT)、绝缘栅双极性晶体管(Insulated Gate Bipolar Transistor，IGBT)等。

半导体功率器件要进行变频、变压、变流、功率管理等各种功率处理任务，需要具有处理高电压、大电流能力。

在电气领域中，两相邻导体或一个导体与相邻电机壳表面的沿绝缘表面测量的最短距离，在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象，此带电区的半径即为爬电距离。

现有技术中的半导体功率器件封装，各管脚间距相等，即使采用前后脚错位布置，也仅仅是提高了印刷电路板(Printed Circuit Board，PCB)焊盘的爬电距离，未能解决器件本身管脚间爬电距离不够的情况，使产品存在可靠性问题。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种半导体封装结构，以增加封装结构的管脚间的爬电距离。

根据本实用新型提供的一种半导体封装结构，包括：底板，包括芯片基岛；多个管脚，分别与所述芯片基岛键合；以及封装体，覆盖所述芯片基岛，其中，所述多个管脚包括自一侧依次排列的第一管脚以及第二管脚至第N管脚，N为大于2的整数，所述第一管脚与所述第二管脚之间的距离大于所述第二管脚至所述第N管脚中相邻管脚之间的距离。

优选地，所述第一管脚为所述半导体封装结构的功率端管脚或高压端管脚。

优选地，所述第二管脚至所述第N管脚中相邻管脚之间的距离相同。

优选地，所述第一管脚与所述第二管脚之间的距离为所述第二管脚至所述第N管脚中相邻管脚之间的距离的两倍。

优选地，所述多个管脚依次错位排列。

优选地，所述多个管脚中的第奇数管脚位于第一平面，第偶数管脚位于与所述第一平面高度不同的第二平面。

优选地，所述多个管脚中的每个包括：键合区，与所述芯片基岛键合。

优选地，所述封装体还覆盖所述多个管脚的键合区。

优选地，所述多个管脚中的每个还包括：暴露区，暴露于所述封装体外。

优选地，所述多个管脚的暴露区的端部平齐。

优选地，所述底板上还包括安装孔，所述安装孔暴露于所述封装体外。

根据本实用新型的半导体封装结构，通过增加管脚间距，且使若干个管脚依次错位排列，显著提高功率端或高压端与相邻管脚间的爬电电压，解决功率器件因爬电问题导致的失效。

附图说明