[实用新型]一种能降低模块开闭电压脉冲峰值的MOS芯片并联DBC布线电路有效
| 申请号： | 201721606459.1 | 申请日： | 2017-11-27 |
| 公开（公告）号： | CN207409481U | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 周文定 | 申请（专利权）人： | 成都赛力康电气有限公司 |
| 主分类号： | H01L25/07 | 分类号： | H01L25/07;H01L23/538;H03K19/003 |
| 代理公司： | 成都弘毅天承知识产权代理有限公司 51230 | 代理人： | 徐金琼;刘东 |
| 地址： | 610219 四川省成都市双*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 外部电路 大电流 并联 源极 布线电路 大电流源 电压脉冲 小电流源 小电流 基板 开闭 输出 本实用新型 大电流回路 电感性负载 并联模块 高频开关 关闭过程 尖峰脉冲 模块开启 源极总线 均衡化 有效地 隔离 保证 | ||
【权利要求书】：
1.一种能降低模块开闭电压脉冲峰值的MOS芯片并联DBC布线电路，包括基板，其特征在于：所述基板上设置四个以上MOS芯片并联，所述相邻两个MOS芯片为一组，每组MOS芯片栅极两两相连后再与外部电路相连接，所述每组MOS芯片源极两两相连后通过外部电路与输出大电流回路中源极总线连接。
2.根据权利要求1所述的一种能降低模块开闭电压脉冲峰值的MOS芯片并联DBC布线电路，其特征在于：所述每个MOS芯片漏极分别与输出大电流回路中漏极总线连接。
3.根据权利要求1所述的一种能降低模块开闭电压脉冲峰值的MOS芯片并联DBC布线电路，其特征在于：所述DBC板表面设有绝缘油墨层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都赛力康电气有限公司，未经成都赛力康电气有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201721606459.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：电容器阵列、半导体器件
- 下一篇：性能较佳的COB光源
- 同类专利
- 专利分类
