[实用新型]一种半导体晶体管结构

说明书

本实用新型教示一种半导体晶体管结构，包括，半导体衬底；栅极结构，位于半导体衬底的上表面，包括栅极导电层及位于栅极导电层上的栅极绝缘层；栅绝缘侧壁，位于栅极结构的侧壁；栓导电结构，位于栅极结构的两侧，各栓导电结构之间通过空气绝缘结构或绝缘层进行电学隔离；空气侧壁，位于栓导电层及所述栅绝缘侧壁之间，空气侧壁包括空气间隙和绝缘封口层，空气间隙通过所述绝缘封口层密封。与现有技术相比，空气间隙和空气间隔室的引入不仅降低了栅极和栓导电结构之间的寄生电容，而且降低了栓导电结构和栓导电结构之间的寄生电容，改善了晶体管的稳定性和可靠性，为晶体管尺寸的进一步缩小提供了一种有效的途径。

技术领域

本实用新型涉及一种半导体器件的制造工艺，特别是涉及一种半导体晶体管结构。

背景技术

金属-氧化物-半导体场效应晶体管(MOSFET，Metal-Oxide-SemiconductorField-Effect Transistor)是集成电路中使用最普遍的单元。由于MOSFET在正常工作状态下，栅极、源极及漏极的电压都不相等所以他们之间的电场存在着一耦合作用，这种耦合作用就表现为他们之间有电容的存在。随着集成电路的发展，器件小型化是必然的趋势，但工艺中寄生电容不随器件尺寸的减小而成比例的减小，而本证电容随着器件尺寸的减小而成比例的减小，这样寄生电容在总电容中的占的比例就大大增加了，严重影响了器件的稳定性和可靠性，因此对小尺寸器件寄生电容的研究就更有意义。

随着动态随机存储器(DRAM，Dynamic Random Access Memory)的工艺缩小到纳米尺度，在元件大幅缩小的条件下，改善栅极和源漏极电极间的寄生电容是一大挑战，栅极和源漏极等效于一个平行板电容器的两个极板，在平行板电容器中，电容C，平行板电容器的介电层的介电系数k，极板面积A，极板间距d，极板电荷量Q，充放电电流I，充放电功率P，充放电能量W，充放电时间t，极板间电压V之间存在以下关系：C＝kA/d，Q＝It，C＝Q/V， P＝W/t＝IV，对于一个特定的器件，我们假设极板电压、充放电电流，极板面积和极板间距离不变的情况下，由此可以推导出电阻电容延迟t∝C∝k，开关能量W∝C∝k，从中可以看出选用一种介电系数低的间隔层，可以有效降低栅极和漏源极之间的寄生电容，进而降低电容电阻延迟和减少开关能耗。图1是一现有技术的MOSFET的结构示意图，包括半导体衬底 11’，栅极导电层121’，栅极绝缘层122’，栅绝缘侧壁13’，栓结构，所述栅绝缘侧壁 13’依次由氮化硅层131’，氧化硅层132’及氮化硅层131’组成，所述栓结构由栓导电结构15’和栓绝缘结构16’沿所述栅绝缘侧壁13’的长度方向重复排列组成，所述栓绝缘结构16’为绝缘层162’，所述氮化硅层131’介电常数(k:7.8)和所述氧化硅层132’介电常数(k:3.9)较高，这将不利于降半导体晶体管中的寄生电容，影响器件的可靠性和稳定性。

因此，如何降低栅极和栓导电结构之间的寄生电容，以及栓导电结构和栓导电结构之间的寄生电容，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体晶体管结构，用于解决现有技术中栅极和栓导电结构之间，以及栓导电结构和栓导电结构之间的寄生电容大的问题，提高器件稳定性和可靠性。

为实现上述目的及其他相关目的，本实用新型提供一种半导体晶体管结构，所述半导体晶体管结构至少包括：

半导体衬底；

栅极结构，位于所述半导体衬底的上表面，包括栅极导电层及位于所述栅极导电层上的栅极绝缘层；

栅绝缘侧壁，位于所述栅极结构的侧壁；

栓导电结构，位于所述栅极结构的两侧，相邻的所述栓导电结构之间通过栓绝缘结构进行电学隔离；其中，所述栓导电结构和所述栅极结构之间的间隙大于所述栅绝缘侧壁的沉积厚度，以于所述栅绝缘侧壁及所述栓导电结构之间形成空气间隙；及，