[实用新型]一种具有渐变深槽的屏蔽栅MOS结构

说明书

本实用新型提出一种具有渐变深槽的屏蔽栅MOS结构，其特征在于，所述沟槽的形状为倒梯形，且分为上下两部分，上部分包括倒梯形栅极导电多晶硅和位于倒梯形栅极导电多晶硅两侧的栅氧化层，下部分包括厚氧化层及厚氧化层包裹的倒梯形屏蔽栅；本实用新型提出的屏蔽栅MOS结构，通过设置渐变沟槽，使得倒梯形的沟槽下部形成倒梯形屏蔽栅和包裹倒梯形屏蔽栅的厚氧化层，这样的结构可提高器件耐压，降低导通电阻，同时可减小芯片面积，节约成本。

技术领域

本实用新型涉及一种MOSFET器件结构，尤其是一种具有渐变深槽的屏蔽栅MOS结构，属于MOSFET技术领域。

背景技术

金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。

如图1所示，为传统Trench MOSFET器件结构，如图2所示，为传统的屏蔽栅MOS结构，两种结构的耐压能力是表征器件性能的关键参数，也一直都是人们关注的重点，且传统的屏蔽栅MOS结构的屏蔽栅及屏蔽栅两侧的氧化层，均为上下一致，这样使得漂移区存在两个电场峰值，一个是在P型体区9和N型外延层2交界处，另一个是在沟槽4的底部，两个电场峰值中间部分的电场会较低，这样两个电场峰值处在器件耐压时极易发生击穿，影响器件的耐压能力。

发明内容

本实用新型的目的在于克服现有屏蔽栅MOSFET器件缺点的基础上，提出一种性能优良的屏蔽栅MOSFET器件结构及其制作方法，该结构通过设置渐变沟槽（倒梯形沟槽），使得倒梯形沟槽下部形成倒梯形屏蔽栅和包裹倒梯形屏蔽栅的厚氧化层，这样不仅能提高器件的耐压能力，且能降低器件的导通电阻，同时可减小芯片面积，节约成本。

为实现以上技术目的，本实用新型的技术方案是：一种具有渐变深槽的屏蔽栅MOS结构，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在所述元胞区的周围，所述元胞区由若干个MOSFET器件单元体并联而成，所述MOSFET器件单元体包括半导体基板，所述半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层，所述第一导电类型外延层的上表面为半导体基板的第一主面，第一导电类型重掺杂衬底的下表面为半导体基板的第二主面，在第一导电类型外延层内沿着第一主面指向第二主面的方向设有沟槽，所述沟槽两侧均设有第二导电类型体区，所述第二导电类型体区设于第一导电类型外延层内，且内部设有第一导电类型源极区，所述第一导电类型源极区位于沟槽左右两侧且邻接，在所述沟槽和第一导电类型源极区上方设有绝缘介质层，所述绝缘介质层两侧设有源极接触孔，所述源极接触孔内填充有金属，形成源极金属，所述源极金属穿过源极接触孔与第二导电类型体区接触，且与第一导电类型源极区欧姆接触，其特征在于，所述沟槽的形状为倒梯形，且分为上下两部分，上部分包括倒梯形栅极导电多晶硅和位于倒梯形栅极导电多晶硅两侧的栅氧化层，下部分包括厚氧化层及厚氧化层包裹的倒梯形屏蔽栅。

进一步地，所述厚氧化层的厚度大于栅氧化层的厚度，所述厚氧化层的厚度为3000A~10000A，栅氧化层的厚度为800A~1200A。

进一步地，倒梯形沟槽、倒梯形栅极导电多晶硅和倒梯形屏蔽栅中倒梯形的侧壁与半导体基板的第二主面的夹角均为80°~90°。

进一步地，所述倒梯形栅极导电多晶硅和倒梯形屏蔽栅间氧化层的厚度为2000A~4000A。

进一步地，所述源极金属和倒梯形栅极导电多晶硅之间通过绝缘介质层隔开。

进一步地，倒梯形沟槽的深度为4~10um。

进一步地，对于N型MOS器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型MOS器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。