[实用新型]用于具有字线和位线的存储器阵列的存储器控制器

权利要求书

1.一种用于具有字线和位线的存储器阵列的存储器控制器，其特征在于，所述存储器控制器包括：

行解码器，被配置成解码行地址并且选择对应于经解码的行地址的字线；

行预解码器，被配置成向所述行解码器输出地址作为所述行地址；

读写时钟生成器，被配置成生成保持时钟信号；

地址时钟生成器，被配置成接收读地址、写地址、双端口模式控制信号、读芯片选择信号和写芯片选择信号；

其中当在如由所述双端口模式控制信号所指示的双端口模式中操作时，并且当在如由所述读芯片选择信号所指示的读模式中操作时，所述地址时钟生成器被配置成锁存所述读地址，并且根据所述保持时钟信号输出所述读地址到所述行预解码器作为所述地址；并且

其中当在如由所述双端口模式控制信号所指示的双端口模式中操作时，并且当在如由所述写芯片选择信号所指示的写模式中操作时，所述地址时钟生成器被配置成锁存所述写地址，并且根据所述保持时钟信号输出所述写地址到所述行预解码器作为所述地址。

2.根据权利要求1所述的存储器控制器，其特征在于，所述地址时钟生成器被配置成在完成读操作之前锁存所述写地址以用于输出。

3.根据权利要求1所述的存储器控制器，其特征在于，所述地址时钟生成器被配置成生成地址时钟信号；并且其中所述行预解码器响应于所接收的地址时钟信号而将所述地址输出到所述行解码器。

4.根据权利要求3所述的存储器控制器，其特征在于，所述地址时钟生成器包括：

地址控制电路装置，被配置成接收所述读芯片选择信号和所述写芯片选择信号，并且响应于此而生成所述地址时钟信号和多路复用选择信号；和

多路复用器，被配置成多路复用锁存的所述读地址，并且响应于所述多路复用选择信号而接收锁存的所述写地址到所述行预解码器作为所述地址。

5.根据权利要求4所述的存储器控制器，其特征在于，所述地址控制电路装置包括：

地址控制块，被配置成接收所述读芯片选择信号和所述写芯片选择信号，并且响应于此而生成第一时钟输出和只写信号；

被配置成从所述第一时钟输出和所述只写信号生成所述时钟信号的块。

6.根据权利要求5所述的存储器控制器，其特征在于，所述块包括：

第一反相器，被耦合以接收所述第一时钟输出并由此生成第二时钟输出；

第二反相器，被耦合以接收所述第二时钟输出并由此生成第三时钟输出；

NAND门，被配置成接收所述第一时钟输出和所述只写信号并由此生成第四时钟输出；和

第三反相器，耦合到所述NAND门的输出以生成第五时钟输出。

7.根据权利要求5所述的存储器控制器，其特征在于，所述地址控制块包括：

第一OR门，被耦合以接收所述读芯片选择信号和所述写芯片选择信号；

第一NOR门，被耦合以接收来自所述第一OR门的输出和所述多路复用选择信号；

第一锁存器，被配置成接收来自所述第一NOR门的输出作为输入并且由所述保持时钟信号钟控；

第一反相器，被配置成接收来自所述第一锁存器的输出；

第二锁存器，被配置成接收来自所述第一反相器的输出；

第一NAND门，被配置成接收所述只写信号以及来自所述第二锁存器的输出，并由此生成所述多路复用选择信号。

8.根据权利要求7所述的存储器控制器，其特征在于，还包括第二OR门，被耦合以接收所述写芯片选择信号和所述读芯片选择信号的反相形式，并由此生成所述只写信号。

9.根据权利要求6所述的存储器控制器，其特征在于，还包括：

读触发器，被配置成接收所述读地址并且锁存所述读地址以用于输出到所述多路复用器直到完成读操作；

主写触发器，被配置成接收所述写地址；

从写触发器，被配置成接收来自所述主写触发器的输出，并且被配置成锁存所述写地址以用于输出到所述多路复用器，使得当写操作开始时，所述写地址已经被锁存。