[实用新型]一种电源稳压器电路

权利要求书

1.一种电源稳压器电路，其特征在于，所述电源稳压器电路包括输出电压端、第一稳压电路和第二稳压电路，第一稳压电路和第二稳压电路同时连接输出电压端；其中，第一稳压电路包括带隙电压源电路、误差放大器、第一电源、第一PMOS晶体管、第一电阻、第二电阻、第一NMOS晶体管、第二PMOS晶体管和第一地线；

第一稳压电路中，带隙电压源电路产生参考电压VREF，从输出电压端VDD到第一地线GND的有两个串联的第一电阻和第二电阻，然后和第一NMOS晶体管相连，中间抽头电压VDET作为采样电压，电压VDET和参考电压VREF分别接误差放大器的正负输入端输出VPG信号，输出端VPG连接第一PMOS晶体管的栅极和第二PMOS管的漏极；PMOS晶体管的源极与外部电源VCC连接，其漏极连接输出电压端VDD，该电源稳压器电路输出的电压受参考电压VREF精确控制，VDD=k*VREF，其中k为第二电阻与第一电阻、第二电阻两个电阻总阻的比值，而使能信号EN连接第二电阻和第二PMOS晶体管的栅极，第二PMOS晶体管的源极连接电源VCC；

第二稳压电路包括第二NMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第三NMOS晶体管、第七PMOS晶体管、第四NMOS晶体管，第三电阻和第二地线；

第二稳压电路中，第二NMOS晶体管的源极连接输出电压端VDD，其漏极接第一电源VCC，第三PMOS晶体管的栅极连接偏置电压端VBP，其源极接第一电源VCC，其漏极电流在二极管连接的第四PMOS晶体管和第五PMOS晶体管上产生电压VNG连接到第二NMOS晶体管的栅极，第六PMOS晶体管的栅极与第七PMOS晶体管的栅、漏极都和第三PMOS晶体管提供偏置电压端VBP连接，且第六PMOS晶体管、第七PMOS晶体管的源极都和第一电源VCC连接，第三NMOS晶体管的栅极、漏极短接并连接到第六PMOS晶体管的漏极和第四NMOS晶体管的栅极，第四NMOS晶体管的源极和第三电阻串联后接到第二地线GND上；

当外部芯片处于正常工作状态时，由第一稳压电路供电，输出精确电压，同时，第二稳压电路也工作；当外部芯片处于待机工作状态时，第一稳压电路关断，不再给输出电压端供电，同时，第二稳压电路给输出电压端供电。

2.如权利要求1所述的电源稳压器电路，其特征在于，所述第一稳压电路控制打开和关闭输出电压端。

3.如权利要求1所述的电源稳压器电路，其特征在于，所述第二稳压电路中，第三NMOS晶体管、第四NMOS晶体管、第六PMOS晶体管、第七PMOS晶体管和第三电阻构成了恒跨导偏置电路。

4.如权利要求1所述的电源稳压器电路，其特征在于，所述第二稳压电路通过NMOS晶体管给输出电压端提供电源。

5.如权利要求1所述的电源稳压器电路，其特征在于，所述第二稳压电路包括一个偏置电流产生电路。