[实用新型]一种防止芯片掉电后漏电电路

权利要求书

1.一种防止芯片掉电后漏电电路，其特征在于，具有电源端、地、控制端和输出端，还包括：

第一晶体管，所述第一晶体管的漏极与所述电路的电源端VCC相连接，所述第一晶体管的源极与所述电路的输出端VOUT连接，所述第一晶体管的栅极与所述电路的控制端连接，所述控制端控制所述第一晶体管的导通与截止，所述第一晶体管的衬底与所述电路的输出端VOUT相连接；

第二晶体管，所述第二晶体管的源极与所述电路的输出端VOUT相连接，所述第二晶体管的漏极与第一晶体管的栅极相连接，所述第二晶体管的栅极与电源端VCC相连接，所述第二晶体管的衬底与所述电路的输出端VOUT相连接；

第三晶体管，所述第三晶体管的漏极与所述第一晶体管的栅极相连接，所述第三晶体管的源极与地连接，所述第三晶体管的栅极与控制电路相连接，所述第三晶体管的衬底与地连接；

第一二极管，所述第一二极管的阳极与电源端VCC连接，所述第一二极管的阴极与所述电路的输出端VOUT连接；

控制电路，所述控制电路与第三晶体管的栅极相连接，在没有掉电正常工作时，控制电路输出控制信号能使第三晶体管导通，当掉电后，控制电路输出控制信号能使第三晶体管关闭。

2.如权利要求1所述的一种防止芯片掉电后漏电电路，其特征在于：所述控制电路由第四晶体管和第一电阻组成，所述第四晶体管的栅极、源极、衬底三个端口连接在一起，且与地端口连接；第一电阻的一端与第四晶体管的漏极及第三晶体管的栅极连接，第一电阻的另一端与电源端口VCC连接。

3.如权利要求1所述的一种防止芯片掉电后漏电电路，其特征在于，所述第一晶体管为PMOS管，所述第二晶体管这PMOS管，第三晶体管为NMOS管。

4.如权利要求2所述的一种防止芯片掉电后漏电电路，其特征在于：所述第四晶体管为NMOS管。