[实用新型]一种防止芯片掉电后漏电电路

说明书

本实用新型公开了一种防止芯片掉电后漏电电路，其具有电源端、地、控制端和输出端，所述防漏电电路包括第一晶体管、第二晶体管、第三晶体管、第一二极管、控制电路，第一晶体管的漏极与电源端相连接，源极与输出端VOUT连接，栅极与控制端连接，第二晶体管的源极与输出端相连接，漏极与第一晶体管的栅极相连接，栅极与电源端相连接，衬底与输出端相连接，第三晶体管的漏极与第一晶体管的栅极相连接，源极与地连接，栅极与控制电路相连接，衬底与地连接，第一二级管的阳极与电源端连接，阴极与输出端连接；控制电路与第三晶体管的栅极相连接。本实用新型结构简单、无静态功耗、器件数量少、便于集成、面积开销小，能够有效的解决芯片在掉电后漏电问题。

技术领域

本实用新型涉及模拟集成电路技术领域，尤其涉及一种防止芯片掉电后漏电电路。

背景技术

随着社会的发展、科技进步，物连网的概念早已被提出，并在近些年取得了快速的发展。物连网意味着大量数据采集、连接、传输、控制、处理等；类似地还有智能电表控制网络、汽车控制网络等。在诸如此类人实际应用中，很多芯片同时连接在同一结点上，或者很多芯片连接在同一总线上，这就会产生一个问题，一些芯片在掉电后还存在漏电的情况。为了减小功耗应用中我们希望连接在同一总线上的不工作的芯片断电而不产生能耗，但由于一些芯片在工作总线上一直存在着电压且有一定的驱动能力，则会存在总线在掉电芯片中有漏电的情况，导致总线上电平降低、特别是总线到掉电芯片电源引脚的漏电可能引起芯片工作故障等问题。

当一个供电芯片与掉电的芯片连接在一起时，就可能存在这种漏电的问题。在总线接口类芯片中这一问题体现得尤为突出，总线接口类芯片通信总线上可能需要连接几十甚至上百个结点，也就是也几下甚至上百颗芯片连接在总线上，如CAN总线、FlexRay总线、RS485总线等。

发明内容

为了解决上述技术问题，本实用新型的目的是提供一种防止芯片掉电后漏电的电路解决芯片掉电后的漏电问题。

为达到上述目的，本实用新型提供一种防止芯片掉电后漏电电路，所述防漏电电路具有电源端、地、控制端和输出端，所述防漏电电路包括：

第一晶体管，所述第一晶体管的漏极与所述电路的电源端VCC相连接，所述第一晶体管的源极与所述电路的输出端VOUT连接，所述第一晶体管的栅极与所述电路的控制端连接，所述控制端控制所述第一晶体管的导通与截止，所述第一晶体管的衬底与所述电路的输出端VOUT相连接；

第二晶体管，所述第二晶体管的源极与所述电路的输出端VOUT相连接，所述第二晶体管的漏极与第一晶体管的栅极相连接，所述第二晶体管的栅极与电源端VCC相连接，所述第二晶体管的衬底与所述电路的输出端VOUT相连接；

第三晶体管，所述第三晶体管的漏极与所述第一晶体管的栅极相连接，所述第三晶体管的源极与地连接，所述第三晶体管的栅极与控制电路相连接，所述第三晶体管的衬底与地连接；

第一二极管，所述第一二级管的阳极与所述电路的电源端VCC连接，所述第一二极管的阴极与所述电路的输出端VOUT连接；

控制电路，所述控制电路与第三晶体管的栅极相连接，在没有掉电正常工作时，控制电路输出控制信号能使第三晶体管导通，当掉电后，控制电路输出控制信号能使第三晶体管关闭。

进一步地，所述控制电路由第四晶体管和第一电阻组成，所述第四晶体管的栅极、源极、衬底三个端口连接在一起，且与地端口连接；第一电阻的一端与第四晶体管的漏极及第三晶体管的栅极连接，第一电阻的另一端与电源端口VCC连接。

进一步地，所述第一晶体管为PMOS管，所述第二晶体管这PMOS管，第三晶体管为NMOS管，所述第四晶体管为NMOS管。