[发明专利]含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法

说明书

可以穿过绝缘层和间隔体材料层的交替的堆叠体来形成存储器堆叠体结构，该交替的堆叠体形成为电气导电层或者随后以电气导电层替换。存储器堆叠体结构可以形成为具有第一节距的行。附加的绝缘层和至少一个漏极选择级电介质层形成在交替的堆叠体之上。漏极选择级开口以具有更小的第二节距的行的形式形成。至少一个漏极选择级电介质层的部分替换形成了间隔开的电气导电线结构，该电气导电线结构围绕相应的多个漏极选择级开口。漏极选择级沟道部分随后形成在相应的漏极选择级开口中。

技术领域

本公开一般涉及半导体器件，并且特别地，涉及含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法。

背景技术

在T.Endoh等的题为“Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，IEDM Proc.(2001)33-36的文章中公开了每单元具有一个位的三维垂直NAND串。

发明内容

根据本公开的方面，提供了一种三维存储器器件，其包括：位于衬底之上的绝缘层和电气导电层的交替的堆叠体；位于交替的堆叠体之上的至少一个漏极选择级导电层，其中至少一个漏极选择级导电层中的每一个包括电气导电线结构，该电气导电线结构沿着第一水平方向横向地延伸，并且沿着第二水平方向相互之间横向地间隔开；延伸穿过交替的堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和接触存储器膜的内侧壁的存储器级沟道部分；以及垂直地延伸穿过至少一个漏极选择级导电层的漏极选择级沟道部分，其接触相应的存储器级沟道部分，并且由在至少一个漏极选择级导电层中的每个级处的相应的漏极选择级栅极电介质和电气导电线结构的相应的一个横向围绕。存储器堆叠体结构在包含相同漏极选择级的两个或多个电气导电线结构的区域之上采用沿着第二水平方向的第一行到行的节距、以行的形式布置，该行延伸穿过第一水平方向。对于每个电气导电线结构，漏极选择级沟道部分的相应的阵列延伸穿过电气导电线结构，并且相应的阵列内的漏极选择级沟道部分采用沿着第二水平方向的第二行到行的节距、以行的形式布置，该行沿着第一水平方向延伸。第二行到行的节距小于第一行到行的节距。

根据本公开的另一个方面，提供了形成三维存储器器件的方法。绝缘层和间隔体材料层的交替的堆叠体形成在衬底之上。间隔材料层形成作为电气导电层，或者随后由电气导电层替换。穿过交替的堆叠体形成存储器开口。存储器堆叠体结构可以形成在存储器开口中。存储器堆叠体结构中的每一个包括存储器膜和接触存储器膜的内侧壁的存储器级沟道部分。至少一个漏极选择级电介质层形成在交替的堆叠体之上。穿过至少一个漏极选择级电介质层形成漏极选择级开口。通过移除至少一个漏极选择级电介质层的部分形成漏极选择级横向凹陷。漏极选择级横向凹陷相互之间由电气绝缘线结构横向地间隔，该电气绝缘线结构是至少一个漏极选择级电介质层的剩余部分。至少一个漏极选择级导电层形成在漏极选择级横向凹陷中。至少一个漏极选择级导电层中的每一个包括电气导电线结构，该电气导电线结构沿着第一水平方向横向地延伸并且沿着第二水平方向相互之间横向地间隔开。漏极选择级栅极电介质在漏极选择级开口中的每一个的外围处。漏极选择级沟道部分形成在漏极选择级开口的剩余体积中。

附图说明

图1是根据本公开的第一实施例的在形成至少一个外围器件、半导体材料层和栅极电介质层之后的第一示例性结构的示意性垂直截面图。

图2是根据本公开的第一实施例的在形成绝缘层和牺牲材料层的交替的堆叠体之后的第一示例性结构的示意性垂直截面图。

图3是根据本公开的第一实施例的在形成阶梯式的阶台和反向阶梯式的电介质材料部分之后的第一示例性结构的示意性垂直截面图。

图4A是根据本公开的第一实施例的在形成存储器开口和支撑开口之后的第一示例性结构的示意性垂直截面图。

图4B是图4A的第一示例性结构的顶视图。垂直平面A-A’是图4A的截面的平面。