[发明专利]三维集成层叠电路制造用片及三维集成层叠电路的制造方法

权利要求书

1.一种三维集成层叠电路制造用片，其介于具有贯通电极的多个半导体芯片之间，其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路，其特征在于，

所述三维集成层叠电路制造用片至少具备固化性的粘合剂层，

所述粘合剂层含有导热性填料，所述导热性填料在25℃下的热导率为10W/m·K以上，

所述粘合剂层的厚度(T2)的标准偏差为2.0μm以下，

构成所述粘合剂层的材料含有高分子量成分，

所述高分子量成分为选自(甲基)丙烯酸类树脂、苯氧基树脂、聚酯树脂、聚氨酯树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、硅氧烷改性聚酰亚胺树脂、聚丁二烯树脂、聚丙烯树脂、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯-苯乙烯共聚物、聚缩醛树脂、聚乙烯醇缩醛树脂、丁基橡胶、氯丁二烯橡胶、聚酰胺树脂、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物及聚乙酸乙烯酯中的至少1种，

所述苯氧基树脂为选自双酚A型、双酚F型、双酚A/双酚F共聚型及联苯酚型中的至少1种的苯氧基树脂。

2.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述导热性填料由选自金属氧化物、碳化物、氮化物及金属氢氧化物的材料构成。

3.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述粘合剂层中的所述导热性填料的含量为35质量％以上95质量％以下。

4.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述导热性填料的平均粒径为0.01μm以上20μm以下。

5.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述粘合剂层固化后的热导率为0.5W/m·K以上8.0W/m·K以下。

6.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，构成所述粘合剂层的材料含有热固化性成分及固化催化剂。

7.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述高分子量成分的玻璃化转变温度为50℃以上。

8.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，构成所述粘合剂层的材料含有熔剂成分。

9.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述粘合剂层的厚度为2μm以上500μm以下。

10.根据权利要求1所述的三维集成层叠电路制造用片，其特征在于，所述三维集成层叠电路制造用片进一步具备：粘着剂层和基材，其中，所述粘着剂层层叠在所述粘合剂层的一面侧，所述基材层叠在所述粘着剂层的与所述粘合剂层相反的面侧。

11.根据权利要求10所述的三维集成层叠电路制造用片，其特征在于，所述基材的厚度为10μm以上500μm以下。

12.根据权利要求10所述的三维集成层叠电路制造用片，其特征在于，所述粘合剂层的厚度(T2)相对于所述基材的厚度(T1)的比(T2/T1)为0.01以上5.0以下。

13.根据权利要求10所述的三维集成层叠电路制造用片，其特征在于，所述粘着剂在23℃下的储能模量为1×10³Pa以上1×10⁹Pa以下。

14.根据权利要求10所述的三维集成层叠电路制造用片，其特征在于，所述基材在23℃下的拉伸弹性模量为100MPa以上5000MPa以下。

15.一种三维集成层叠电路的制造方法，其特征在于，包括以下工序：

将权利要求1～9中任一项所述的三维集成层叠电路制造用片的所述粘合剂层的一面或权利要求10至14中任一项所述的三维集成层叠电路制造用片的所述粘合剂层的与所述粘着剂层相反的面、与具备贯通电极的半导体晶圆的至少一面贴合的工序；

将所述半导体晶圆与所述三维集成层叠电路制造用片的所述粘合剂层一同切割，从而切片为附有粘合剂层的半导体芯片的工序；

将切片而成的多个所述附有粘合剂层的半导体芯片，以所述贯通电极彼此电连接且所述粘合剂层与所述半导体芯片交替配置的方式进行多个层叠，从而得到半导体芯片层叠体的工序；以及

使所述半导体芯片层叠体的所述粘合剂层固化，从而将构成所述半导体芯片层叠体的所述半导体芯片彼此粘合的工序。