[发明专利]多芯片组件的制造

说明书

本发明涉及一种用于制造可表面安装的多芯片组件（101；102；103；104；105）的方法。该方法包括提供芯片组装体的步骤。芯片组装体具有在后侧上的暴露的金属导体结构（110）、多个半导体芯片（150）和壳体材料（160）。该方法还包括在所提供的芯片组装体的后侧上形成阻焊涂层（170）的步骤。所述阻焊涂层（170）分离导体结构（110）的连接区域（121）。本发明还涉及一种可表面安装的多芯片组件（101；102；103；104；105）。

技术领域

本发明涉及一种用于制造可表面安装的多芯片组件的方法。本发明还涉及一种可表面安装的多芯片组件。

本专利申请要求德国专利申请10 2016 101 526.1的优先权，其公开内容通过引用并入于此。

背景技术

可以以包括多个半导体芯片的多芯片组件的形式实现电子组件，诸如例如用于生成光辐射的光电子组件。该组件可以是适合于通过焊接进行表面安装的QFN组件（QuadFlat No Leads，四方扁平无引线）。在这种设计的情况下，该组件可以包括导体结构，该导体结构包括多个导体部分，半导体芯片和壳体材料被布置在该导体结构上。在后侧上，该导体结构可以包括可焊接连接焊盘（焊盘）。

该导体结构可以由引线框架构成，该引线框架可以通过在两侧蚀刻金属初始层来产生。在这种情况下，借助不同的前侧和后侧半蚀刻，可以限定被提供用于布置和连接半导体芯片的在前侧的安装和连接焊盘（芯片焊盘）以及被提供以用于焊接的在后侧的连接焊盘的几何形状。引线框架的各部分可以借助完全的穿透蚀刻而彼此分开，使得所述部分可以用作例如阴极和阳极。

取决于需要，引线框架可以具体具有不同的厚度。较大厚度的引线框架例如促进在多芯片组件的操作期间的热管理。在这种配置的情况下，在下面的初始层的图案化期间产生深而宽的蚀刻沟槽。这导致半导体芯片可以仅以彼此间隔很远的距离而进行布置。相反，为了实现半导体芯片的紧密定位，需要薄的引线框架。引线框架或初始层的厚度限定了蚀刻沟槽的最小宽度，并因此限定了前侧安装焊盘与布置在前侧安装焊盘上的半导体芯片之间的最小可能距离。

然而，使用薄的引线框架会对制造方法中的引线框架处理产生不利影响。进一步的要求是使后侧连接焊盘之间的距离尽可能大，这与前侧安装焊盘相反，从而避免了在表面安装期间的短路。可为此目的而提供的安装焊盘的大面积底切使得芯片安装更加困难。

发明内容

本发明的目的是详细说明一种用于制造可表面安装的多芯片组件的改进方法。此外，本发明的目的是提供一种改进的可表面安装的多芯片组件。

该目的借助独立专利权利要求的特征来实现。本发明的另外的有利实施例在从属权利要求中加以详细说明。

根据本发明的一个方面，提出了一种用于制造可表面安装的多芯片组件的方法。该方法包括提供芯片布置。该芯片布置包括在后侧处暴露的金属导体结构、多个半导体芯片和壳体材料。该方法此外还包括在所提供的芯片布置的后侧上形成阻焊涂层。阻焊涂层将导体结构的连接区域分离开来。

借助于该方法制造的多芯片组件可以是QFN组件（Quad Flat No Leads，四方扁平无引线）。在组件的后侧处形成的阻焊涂层（所述后侧被提供用于表面安装）可以造成由导体结构构成并存在于后侧处的连接区域之间的电绝缘。连接区域可以是导体结构的暴露表面区域，由于阻焊涂层，连接区域可以包括相对于彼此的相对大的距离。因此，在通过焊接对组件进行表面安装期间，可以防止多个后侧连接区域被焊料共同覆盖或润湿并从而短路的情形。类似于壳体材料可以被布置在导体结构上的半导体芯片可以被定位为彼此相距较小或相对较小的距离。

下面给出对针对该方法和针对根据该方法制造的多芯片组件而可能考虑的另外可能的实施例和细节的描述。