[发明专利]高速串行链路中的单向时钟信令有效
| 申请号： | 201780009117.8 | 申请日： | 2017-02-01 |
| 公开（公告）号： | CN108605056B | 公开（公告）日： | 2021-06-29 |
| 发明（设计）人： | R·汗;S·程;P·菲利普;J·罗梅拉 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H04L29/08 | 分类号： | H04L29/08;H04L29/06;H04L7/00;H04B1/40;G06F13/42;G06F13/364;H04B7/0456 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 杨丽;李小芳 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速 串行 中的 单向 时钟 | ||
1.一种使主设备使用单向时钟信号通过串行链路进行数据传输的方法，所述方法包括：
基于所述主设备的第一时钟来生成所述单向时钟信号；
将所述单向时钟信号从所述主设备的串行化器-解串行化器(SERDES)发送到连接至所述串行链路的从设备的SERDES，其中所述从设备被配置成基于所述单向时钟信号来生成中间时钟信号；
基于所述第一时钟通过所述串行链路将数据从所述主设备的SERDES传送到所述从设备的SERDES；以及
基于所述中间时钟信号通过所述串行链路从所述从设备的SERDES接收数据。
2.如权利要求1所述的方法，其中，所述单向时钟被生成以具有与所述第一时钟相同的速率。
3.如权利要求1所述的方法，其中，所述单向时钟信号被生成为使得所述单向时钟信号的速率是所述第一时钟的速率的分数。
4.如权利要求1所述的方法，其中，所述单向时钟信号通过所述串行链路被发送到所述从设备。
5.如权利要求1所述的方法，其中，所述单向时钟信号通过边带被发送到所述从设备。
6.一种使从设备使用单向时钟信号通过串行链路进行数据传输的方法，所述方法包括：
在所述从设备的串行化器-解串行化器(SERDES)处从主设备的SERDES接收所述单向时钟信号，其中所述单向时钟信号基于所述主设备的第一时钟；
基于所述单向时钟信号来生成中间时钟信号；以及
基于所述中间时钟信号通过所述串行链路将数据从所述从设备的SERDES传送到所述主设备的SERDES。
7.如权利要求6所述的方法，其中，所述单向时钟的速率与所述第一时钟的速率相同。
8.如权利要求6所述的方法，其中，所述单向时钟信号的速率是所述第一时钟的速率的分数。
9.如权利要求6所述的方法，其中，所述单向时钟信号通过第二串行链路从所述主设备被接收。
10.如权利要求6所述的方法，其中，所述单向时钟信号通过边带从所述主设备被接收。
11.一种被配置成使用单向时钟信号通过串行链路传送数据的装置，所述装置包括：
主设备，包括：
时钟信号生成器，所述时钟信号生成器被配置成基于第一时钟来生成所述单向时钟信号，
第一发射机，所述第一发射机被配置成：将所述单向时钟信号从所述主设备的串行化器-解串行化器(SERDES)发送到连接至所述串行链路的从设备的SERDES，其中所述从设备被配置成基于所述单向时钟信号来生成中间时钟信号；
第二发射机，所述第二发射机被配置成：基于所述第一时钟通过所述串行链路将数据从所述主设备的SERDES传送到所述从设备的SERDES；以及
接收机，所述接收机被配置成：基于所述中间时钟信号通过所述串行链路从所述从设备的SERDES接收数据。
12.如权利要求11所述的装置，其中，所述时钟信号生成器被配置成生成具有与所述第一时钟的速率相同的速率的单向时钟。
13.如权利要求11所述的装置，其中，所述时钟信号生成器被配置成生成单向时钟，以使得所述单向时钟信号的速率是所述第一时钟的速率的分数。
14.如权利要求11所述的装置，其中，所述第一发射机被配置成通过第二串行链路将所述单向时钟信号发送到所述从设备。
15.如权利要求11所述的装置，其中，所述第一发射机被配置成通过边带将所述单向时钟信号发送到所述从设备。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201780009117.8/1.html，转载请声明来源钻瓜专利网。
