[发明专利]高速串行链路中的单向时钟信令有效
申请号: | 201780009117.8 | 申请日: | 2017-02-01 |
公开(公告)号: | CN108605056B | 公开(公告)日: | 2021-06-29 |
发明(设计)人: | R·汗;S·程;P·菲利普;J·罗梅拉 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H04L29/08 | 分类号: | H04L29/08;H04L29/06;H04L7/00;H04B1/40;G06F13/42;G06F13/364;H04B7/0456 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 杨丽;李小芳 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速 串行 中的 单向 时钟 | ||
提供了基于单向时钟信号通过串行链路的数据传输。基于主设备的第一时钟来生成单向时钟信号。单向时钟信号被发送到连接至该串行链路的从设备。主设备基于第一时钟通过该串行链路将数据传送到从设备。从设备从主设备接收单向时钟信号。从设备基于单向时钟信号通过该串行链路将数据传送到主设备。
相关申请的交叉引用
本申请要求于2016年2月1日提交的题为“SCALABLE,HIGH-EFFICIENCY,HIGH-SPEED SERIALIZED INTERCONNECT(可缩放高效高速串行化互连)”的美国临时专利申请S/N.62/289,874、2016年2月2日提交的题为“TRANSCEIVER FOR WIRELESS BASEBAND DIGITALINTERCONNECT(用于无线基带数字互连的收发机)”的美国临时专利申请S/N.62/290,309、2016年2月2日提交的题为“TESTING OF A TRANSCEIVER FOR WIRELESS BASEBAND DIGITALINTERCONNECT(用于无线基带数字互连的收发机的测试)”的美国临时专利申请S/N.62/290,357、2016年8月10日提交的题为“DUAL-MODE SERIAL INTERFACE FOR DIFFERENTIALAND SINGLE-ENDED SIGNALING(用于差分和单端信令的双模串行接口)”的美国临时专利申请S/N.62/373,246、2017年1月31日提交的题为“UNIDIRECTIONAL CLOCK SIGNALING IN AHIGH-SPEED SERIAL LINK(高速串行链路中的单向时钟信令)”的美国专利申请S/N.15/420,324的权益,这些申请的全部通过援引被明确整体纳入于此。
背景
领域
本公开一般涉及互连系统,尤其涉及高速串行互连系统。
背景技术
电子设备通常由构建在集成电路(IC)(例如硅芯片)上的多个系统组成。不同的IC系统可以被专门化以处置电子设备的不同功能。例如,移动通信设备可以包括用于处理通过各个天线接收和传送的射频(RF)信号的IC系统。蜂窝电话中的RF天线例如可包括用于接收和传送蜂窝通信信号的天线、用于接收全球定位系统(GPS)信号的天线等等。处理由蜂窝电话接收和传送的RF信号的任务可以由射频集成电路(RFIC)执行,其可包括例如功率放大器(PA)、低噪声放大器(LNA)、天线调谐器、滤波器、传感器、功率管理设备、交换机等。另一方面,通常被称为基带调制解调器或基带IC(BBIC)的不同的IC系统可以处置对各个传入和传出RF通信进行分类并且向正确的目的地发送每一个这些通信的任务(例如,传入GPS信号可以被发送到GPS IC、传入蜂窝通信可以被解析成数据和语音并且被发送到恰适的数据处理IC和语音处理IC)。
不同的IC系统经由信号线彼此通信。例如,一些IC系统可以被构建为单独的IC芯片,可以通过将它们焊接到同一印刷电路板(PCB)来将它们连接在一起。在此情形中,PCB上的印刷线可充当单独芯片上的不同IC系统之间的信号线。在另一示例中,多个系统可以被构建在单个IC上,其可以被称为片上系统(SoC)。在此情形中,构建在IC芯片内的导电通路可充当信号线。
系统IC之间的通信是使用通信接口来执行的,其定义了数据如何经由信号线来发送和接收。在许多应用中,串行接口已经成为IC系统之间的数字通信的优选方法。串行通信是在通信信道(诸如信号线)上顺序地一次一个比特地发送数据的过程。这与并行通信是相反的,在并行通信中,若干比特作为一个整体在具有若干并行信道的链路上被发送。互连或链路是两个端口之间的点到点通信信道,从而允许两个端口发送和接收数据和消息。串行互连在更短距离处正变得越来越常见,因为更新的串行技术中的经改进的信号完整性和传输速度已经开始超过并行总线的简单(例如,无需串行化器和解串行化器或SERDES)的优点,并且克服缺点(例如,时钟偏斜、互连密度)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780009117.8/2.html,转载请声明来源钻瓜专利网。