[发明专利]用于网络同步的方法和装置有效
申请号: | 201780009415.7 | 申请日: | 2017-02-02 |
公开(公告)号: | CN108604979B | 公开(公告)日: | 2021-05-18 |
发明(设计)人: | Z·L·施米洛维希;E·雷彻斯;G·保罗 | 申请(专利权)人: | 马维尔亚洲私人有限公司 |
主分类号: | H04L7/033 | 分类号: | H04L7/033;H04J3/06 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 酆迅;程延霞 |
地址: | 新加坡*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 网络 同步 方法 装置 | ||
1.一种网络设备,包括:
分组处理器;
多个接口电路,所述接口电路被配置为向耦合到所述网络设备的其他设备发送信号以及从所述其他设备接收信号;
所述多个接口电路中的主接口电路,所述主接口电路被配置为从接收到的信号中恢复网络时钟;
锁相环PLL电路,被配置为基于所述网络设备的系统时钟和所述PLL电路的配置生成接口时钟,并且向所述多个接口电路提供所述接口时钟以控制所述接口电路的通信定时;以及
配置控制器,被配置为:
检测所述接口时钟与恢复的网络时钟之间的差异,包括在时间窗口中检测所述恢复的网络时钟的平均频率,其中所述时间窗口基于所述系统时钟而被生成,并且
基于所述差异来确定所述PLL电路的所述配置以控制所述PLL电路的操作。
2.根据权利要求1所述的网络设备,其中所述配置控制器被配置为确定所述PLL电路的所述配置,以将所述接口时钟与所述恢复的网络时钟对准。
3.根据权利要求2所述的网络设备,其中所述配置控制器被配置为确定所述PLL电路中的可编程分频器的配置,以将所述接口时钟与所述恢复的网络时钟对准。
4.根据权利要求1所述的网络设备,其中所述配置控制器包括:
窗口控制电路,被配置为基于所述系统时钟定义所述时间窗口,并且生成开始/结束信号以指示所述时间窗口的开始和所述时间窗口的结束;以及
错误计数器电路,被配置为
基于所述恢复的网络时钟并且响应于所述时间窗口的所述开始而开始计数,并且
响应于所述时间窗口的所述结束而结束计数。
5.根据权利要求4所述的网络设备,其中所述窗口控制电路包括窗口计数器,所述窗口计数器被配置为对所述系统时钟的周期的具体数目进行计数以定义所述时间窗口。
6.根据权利要求5所述的网络设备,其中所述配置控制器进一步包括处理器,所述处理器被配置为执行软件指令以:
确定定义所述时间窗口的周期的所述具体数目;并且
基于由所述错误计数器电路生成的计数值来确定所述PLL电路的所述配置。
7.根据权利要求1所述的网络设备,其中当所述恢复的网络时钟不可用时,所述PLL电路的所述配置被保持。
8.根据权利要求1所述的网络设备,其中所述多个接口电路包括串行器/解串器(SerDes)电路,所述串行器/解串器电路被配置为在串行格式和并行格式之间转换数据。
9.根据权利要求1所述的网络设备,其中所述分组处理器、所述多个接口电路、所述PLL电路和所述配置控制器被布置在集成电路(IC)封装中。
10.一种用于网络同步的方法,包括:
在网络设备中的多个接口电路中的主接口电路处接收来自耦合到所述网络设备的另一设备的信号;
从接收到的信号恢复网络时钟;
检测用于驱动所述接口电路的接口时钟与恢复的网络时钟之间的差异,包括在时间窗口中检测所述恢复的网络时钟的平均频率,其中所述时间窗口基于所述系统时钟而被生成;
基于所述差异来控制所述网络设备的锁相环(PLL)电路的配置;
基于所述网络设备的系统时钟和所述PLL电路的所述配置,由所述PLL电路生成所述接口时钟;以及
使用所述接口时钟驱动所述多个接口电路用于发送和接收网络通信。
11.根据权利要求10所述的方法,其中基于所述差异来控制所述PLL电路的所述配置进一步包括将所述接口时钟与所述恢复的网络时钟对准。
12.根据权利要求11所述的方法,其中控制所述PLL电路的所述配置,以将所述接口时钟与所述恢复的网络时钟对准进一步包括控制所述PLL电路中的可编程分频器的配置,以将所述接口时钟与所述恢复的网络时钟对准。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于马维尔亚洲私人有限公司,未经马维尔亚洲私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780009415.7/1.html,转载请声明来源钻瓜专利网。