[发明专利]用于网络同步的方法和装置

说明书

网络设备包括分组处理器、多个接口电路、锁相环(PLL)电路和配置控制器。接口电路被配置为向耦合到网络设备的其他设备发送信号，并且从耦合到网络设备的其他设备接收信号。接口电路中的主接口电路被配置为从接收到的信号恢复网络时钟。PLL电路被配置为基于网络设备的系统时钟和PLL电路的配置生成接口时钟，并且向多个接口电路提供接口时钟以控制接口电路的通信定时。配置控制器被配置为检测接口时钟相对于恢复的网络时钟的差异，并且基于该差异确定PLL电路的配置来控制PLL电路的操作。

合并引用

本公开要求2016年2月2日提交的名称为“SYNC-E IMPLEMENTATION IN SWITCHDEVICES”的美国临时申请第62/290,023号的权益，其全部内容通过引用合并于此。

背景技术

本文提供的背景描述是为了总体上呈现本公开的背景。目前所述发明人的工作，在本背景技术部分中描述的工作的范围，以及在提交时可能不具有作为现有技术的资格的描述的各方面，既不明确也不暗示地承认为本公开的现有技术。

一些网络在网络节点之间传输同步信号以同步网络节点的网络通信。在一个示例中，移动网络包括根据同步以太网标准实现的骨干网络。在该示例中，同步信号通过以太网物理层被传输到骨干网络中的节点。传统上，骨干网络中的节点耦合到外部电路，例如专用电信PLL，其被配置为从外部生成并提供符合同步信号的同步时钟信号。基于外部电信PLL提供的同步时钟信号执行通信活动。

发明内容

本公开的各方面提供了一种网络设备。该网络设备包括分组处理器、多个接口电路、锁相环(PLL)电路和配置控制器。接口电路被配置为向耦合到网络设备的其他设备发送信号，并且从耦合到网络设备的其他设备接收信号。多个接口电路中的一个被指定为主接口电路。主接口电路被配置为从接收到的信号恢复网络时钟。PLL电路被配置为基于网络设备的系统时钟和PLL电路的配置生成接口时钟，并且向多个接口电路提供接口时钟以控制接口电路的通信定时。配置控制器被配置为检测接口时钟相对于恢复的网络时钟的差异，并且基于该差异来确定PLL电路的配置以控制PLL电路的操作。在一个示例中，PLL电路和配置控制器形成闭环控制系统，其及时补偿由于漂移或任何其他原因引起的频率偏差。在一个实施例中，PLL电路和配置控制器使用现有的芯片清除抖动(cleaning jitter)PLL、附加的频率偏差测量逻辑和由处理器(例如现有的片处理器)执行的软件指令来实现。

根据本公开的一个方面，配置控制器被配置为确定PLL电路的配置以将接口时钟与恢复的网络时钟对准。在一个实施例中，配置控制器被配置为确定PLL电路中的可编程分频器的配置，以将接口时钟与恢复的网络时钟对准。在一个示例中，配置控制器被配置为在基于系统时钟生成的时间窗口中检测恢复的网络时钟的平均频率。例如，配置控制器包括窗口控制电路，被配置为基于系统时钟定义时间窗口，并且生成开始/结束信号以指示时间窗口的开始和时间窗口的结束，以及错误计数器电路被配置为响应于时间窗口的开始而基于恢复的网络时钟开始计数，并且响应于时间窗口的结束而结束计数。在一个示例中，窗口控制电路包括窗口计数器，被配置为对系统时钟中的特定数目的周期进行计数以定义时间窗口。进一步，配置控制器包括处理器，被配置为执行软件指令以确定定义时间窗口的周期的具体数目，并且基于错误计数器电路的计数值来确定PLL电路的配置。

在一个实施例中，当恢复的网络时钟不可用时，保持PLL电路的配置。

根据本公开的一个方面，多个接口电路包括串行器/解串器(SerDes)电路，其被配置为在串行格式和并行格式之间转换数据。

在一个实施例中，一个或多个分组处理器、多个接口电路、PLL电路和配置控制器被布置在集成电路(IC)封装中。