[发明专利]用于基于管芯终止的命令的技术

权利要求书

1.一种用于控制存储器设备的装置，包括：

用于存储器设备的控制器，其包括逻辑，所述逻辑的至少一部分包括硬件，所述逻辑用于：

将第一组值编程到所述存储器设备处的第一组寄存器，以在所述存储器设备处建立针对管芯上终止(ODT)的一个或多个内部电阻终止(RTT)设置，其中，所述第一组值包括RTT_PARK的第一电阻值、RTT_WR的第二电阻值、RTT_NOM_WR的第三电阻值或RTT_NOM_RD的第四电阻值；

将第二组值编程到所述存储器设备处的第二组寄存器，以建立用于打开或关闭来自针对所述存储器设备的一个或多个RTT设置中的相应RTT设置的针对ODT延迟定时(tODTL)的一个或多个设置，其中，所述第二组值包括用于响应于针对所述存储器设备的写命令而激活RTT_WR的电阻的针对tODTLon_WR的第一定时值、用于响应于针对所述存储器设备的写命令而停用RTT_WR的电阻的针对tODTLoff_WR的第二定时值、用于响应于不针对所述存储器设备的写命令而激活RTT_NOM_WR的电阻的针对tODTLon_WR_NT的第三定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第四定时值、用于响应于针对所述存储器设备的读命令而激活RTT_RD的电阻的针对tODTLon_RD的第五定时值、用于响应于针对所述存储器设备的读命令而停用RTT_RD的电阻的针对tODTLoff_RD的第六定时值、用于响应于不针对所述存储器设备的读命令而激活RTT_NOM_RD的电阻的针对tODTLon_RD_NT的第七定时值、用于响应于不针对所述存储器设备的写命令而停用RTT_NOM_WR的电阻的针对tODTLoff_WR_NT的第八定时值；

改变所述第一组寄存器的所述第一组值或改变所述第二组寄存器的所述第二组值，以调整在读或写操作期间所述存储器设备的信号完整性。

2.如权利要求1所述的装置，包括：用于打开或关闭相应的RTT设置的针对tODTL的所述一个或多个设置是基于时钟单元的，单独的时钟单元包括以下中的一个：单个时钟周期、单个时钟周期的一部分或多个时钟周期。

3.如权利要求2所述的装置，用于改变所述第二组值的所述逻辑包括将一个或多个时钟单元加到所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个或将所述一个或多个时钟单元从所述第一定时值、所述第二定时值、所述第三定时值、所述第四定时值、所述第五定时值、所述第六定时值、所述第七定时值或所述第八定时值中的一个或多个中减去的逻辑。

4.如权利要求1所述的装置，包括所述第一组寄存器和所述第二组寄存器包括在用于所述存储器设备的模式寄存器中。

5.如权利要求1所述的装置，包括位于双列直插式存储器模块(DIMM)处的存储器设备，所述存储器设备包括在位于所述DIMM处的多排存储器设备中的一排中。

6.如权利要求5所述的装置，所述DIMM包括注册的DIMM(RDIMM)、负载减少的DIMM(LRDIMM)、完全缓冲的DIMM(FB-DIMM)、无缓冲的DIMM(UDIMM)或小外形(SODIMM)。

7.如权利要求1所述的装置，包括所述存储器设备包括非易失性存储器或易失性存储器，其中，所述易失性存储器包括动态随机存取存储器(DRAM)，所述非易失性存储器包括三维交叉点存储器、使用硫族化物相变材料的存储器、多阈值级别NAND闪存、NOR闪存、单级或多级相变存储器(PCM)、电阻式存储器、双向存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、包含忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移矩MRAM(STT-MRAM)。