[发明专利]用于基于管芯终止的命令的技术

说明书

示例包括用于基于管芯终止(ODT)的命令的技术。在一些示例中，将值编程到存储器设备处的寄存器以在存储器设备处建立ODT的一个或多个内部电阻终止(RTT)设置。还将值编程到存储器设备处的寄存器以建立针对ODT延迟定时的一个或多个设置。可以改变编程值以便调整在读或写操作期间存储器设备的信号完整性。

相关案

本申请按照35 U.S.C.§365(c)要求以下申请的优先权：2016年7月1日提交的题为“TECHNIQUES FOR COMMAND BASED ON DIE TERMINATION”的美国申请NO.15/200,981，该申请又要求2016年3月4日提交的题为“TECHNIQUES FOR COMMAND BASED ON DIETERMINATION”的美国临时申请62/303,707的优先权。出于所有目的，这些文献的全部公开内容通过引用方式并入本文。

技术领域

本文描述的示例通常涉及用于在存储器设备处进行管芯终止的技术。

背景技术

在与主计算设备耦合的一些存储器系统中，提供多个管芯上终止(ODT)引脚以控制内部电阻终止(RTT)的值以及针对ODT的接通和断开时序。这些ODT引脚通常需要主机计算设备和存储器设备之间的协作，以在对存储器设备的读或写操作期间考虑用于RTT的适当时间量。ODT信号通常是周转时间延时或读或写操作之间的延迟的最大分量中的一个。

附图说明

图1示出了示例存储器设备。

图2示出了示例第一寄存器编码方案。

图3示出了示例第二寄存器编码方案。

图4示出了示例第一时序图。

图5示出了示例第二时序图。

图6示出了示例第三时序图。

图7示出了装置的示例框图。

图8示出了逻辑流程的示例。

图9示出了存储介质的示例。

图10示出了示例计算平台。

具体实施方式

如在本公开中所预期的，ODT信号通常是存储器设备处的读或写操作之间的周转时间延时或延迟的最大分量中的一个。此外，先前提供给与存储器设备耦合的主机计算设备以调整RTT和针对ODT的接通/断开时间的ODT引脚正在被移除以用于正在开发的新存储器技术，包括但不限于DDR5(DDR版本5目前正由JEDEC讨论)、LPDDR5(LPDDR版本5，目前由JEDEC讨论)，HBM2(HBM版本2，目前由JEDEC讨论)，和/或基于此类规范的衍生物或扩展的其他新技术。由于正在移除ODT引脚，因此在存储器设备处启用逻辑以允许与ODT相关的设置和/或调整以在读或写操作期间改善针对存储器设备的信号完整性。关于上述和其他挑战，需要本文描述的示例。

图1示出了示例性存储器设备100。在一些示例中，如图1所示，存储器设备100包括用于响应于所接收的命令而访问存储体130-1至130-n(其中“n”是2的任何整数正整数)的各种逻辑、特征或电路。例如，存储器设备100可以包括用于访问存储体130-1至130-n的外围电路，其包括时钟发生器101、地址命令解码器102、一个或多个模式寄存器103、控制逻辑110、锁存电路140、IO缓冲器150或DQ管脚160。此外，存储体130-1至130-n中的每个存储体可以分别包括存储体控制120、行地址缓冲器123、列地址缓冲器121、行解码器123、感测放大器125、列解码器122或数据控制127。