[发明专利]低动态电阻低电容二极管有效
申请号: | 201780010004.X | 申请日: | 2017-01-06 |
公开(公告)号: | CN108604606B | 公开(公告)日: | 2022-02-15 |
发明(设计)人: | A·D·斯特坎;A·斯多夫尼科夫;G·薛;D·王 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L29/861 | 分类号: | H01L29/861;H02H3/20 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 徐东升;赵蓉民 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 动态 电阻 电容 二极管 | ||
1.一种半导体器件,其包括:
n型衬底,其具有大于1×1018cm-3的平均掺杂物密度;
设置在所述n型衬底上的1微米至5微米厚的n型层,所述n型层具有小于1×1016cm-3的平均掺杂物密度;
设置在所述n型层上的3微米至8微米厚的p型层,所述p型层具有小于1×1015cm-3的平均掺杂物密度;
低电阻低电容二极管即LR-LC二极管,其包括:
p型掩埋层,所述p型掩埋层从所述p型层延伸穿过所述n型层至所述n型衬底,所述p型掩埋层具有大于1×1017cm-3的峰值掺杂物密度;以及
n型区,所述n型区设置在所述p型层中并延伸到所述p型掩埋层上方的所述p型层的顶表面。
2.根据权利要求1所述的半导体器件,其中:
所述n型衬底的平均掺杂物密度为5×1019cm-3至7×1019cm-3;
所述n型层的厚度为1.5微米至2.5微米;并且
所述p型掩埋层的峰值掺杂物密度为5×1018cm-3至1×1019cm-3。
3.根据权利要求2所述的半导体器件,其中所述LR-LC二极管具有6伏至8伏的击穿电压。
4.根据权利要求1所述的半导体器件,其中:
所述n型衬底的平均掺杂物密度为1×1019cm-3至5×1019cm-3;
所述n型层的厚度为2.5微米至3.0微米;并且
所述p型掩埋层的峰值掺杂物密度为5×1017cm-3至2×1018cm-3。
5.根据权利要求1所述的半导体器件,其中所述p型层具有在3微米至8微米范围内的厚度和小于1×1015cm-3的平均掺杂物密度。
6.根据权利要求1所述的半导体器件,所述n型区包括具有1×1017cm-3至3×1019cm-3的平均掺杂密度的较重掺杂内部部分,以及在所述较重掺杂内部部分下方并围绕所述较重掺杂内部部分的至少100纳米厚的较轻掺杂外部部分,所述较轻掺杂外部部分具有1×1016cm-3至1×1017cm-3的平均掺杂密度。
7.根据权利要求1所述的半导体器件,其包括横向包围所述二极管的隔离结构,所述隔离结构从所述p型层的所述顶表面延伸到在所述p型掩埋层下的所述n型衬底。
8.根据权利要求1所述的半导体器件,其包括:
并联二极管,所述并联二极管包括p型区,所述p型区被设置在所述p型层中并延伸到所述p型层的所述顶表面且与所述n型层竖直隔开至少一微米,所述p型区具有至少1×1017cm-3的平均掺杂物密度,所述并联二极管没有所述p型掩埋层;
第一端子,所述第一端子直接电耦合到所述n型区和所述p型区;以及
第二端子,所述第二端子直接电耦合到所述n型衬底,其中横向包围所述二极管的的隔离结构横向分隔所述二极管与所述并联二极管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780010004.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类