[发明专利]低动态电阻低电容二极管

说明书

在所描述的示例中，半导体器件(100)的低动态电阻低电容二极管(114)包含重掺杂n型衬底(102)。1微米至5微米厚的轻掺杂n型层(104)被设置在n型衬底(102)上。3微米至8微米厚的轻掺杂p型层(106)被设置在n型层(104)上。半导体器件(100)的低动态电阻低电容二极管(114)包含p型掩埋层(120)，该p型掩埋层具有在1×10¹⁷cm^‑3以上的峰值掺杂物密度并且从p型层(106)延伸穿过n型层(104)至n型衬底(102)。该低动态电阻低电容二极管(114)还包含设置在p型层(106)中的n型区(122)，该n型区延伸到p型层(106)的顶表面(124)。

技术领域

本发明总体上涉及半导体器件，并且更确切地涉及半导体器件中的二极管。

背景技术

具有低动态电阻和低电容的二极管在电子电路(例如静电放电(ESD)保护电路)中是有用的。低电容通过与反向偏置二极管串联的正向偏置二极管的轻掺杂层来实现。反向偏置二极管具有在衬底上方的重掺杂掩埋层，所述重掺杂掩埋层设定击穿电压。在提供期望的击穿电压的同时，二极管的最小化动态电阻和电容是期望的。在一些应用中，期望的击穿电压可以是6伏至8伏。在其它应用中，期望的击穿电压可以明显较高，例如在20伏至40伏的范围中。动态电阻受衬底的电导率限制。增加衬底中的掺杂物密度以改进动态电阻将不利地减小击穿电压。同时实现动态电阻和击穿电压的期望值已经是有问题的。

发明内容

在所描述的示例中，半导体器件包含具有在1×10¹⁸cm^-3以上的掺杂物密度的n型衬底。1微米至5微米厚的具有小于1×10¹⁶cm^-3的掺杂物密度的n型层被设置在n型衬底上。3微米至8微米厚的具有小于1×10¹⁵cm^-3的掺杂物密度的p型层被设置在n型层上。低动态电阻低电容二极管(在本文中被称为半导体器件的LR-LC二极管)包含具有在1×10¹⁷cm^-3以上的峰值掺杂物密度的p型掩埋层，所述p型掩埋层从p型层延伸穿过n型层至n型衬底。LR-LC二极管还包含设置在p型层中的n型区，所述n型区延伸到p型层的顶表面。

在一些示例中，半导体器件包含处于背靠背配置中的第一双向二极管和第二双向二极管。每一个双向二极管包含通过隔离结构分隔开的LR-LC二极管和并联二极管。

附图说明

图1是具有包含LR-LC二极管的双向二极管的示例半导体器件的横截面。

图2A至图2E是在示例形成方法的连续阶段中描绘的图1的半导体器件的横截面。

图3是具有包含LR-LC二极管的一对双向二极管的另一示例半导体器件的横截面。

具体实施方式

附图未必按比例绘制。一些图示说明的动作可以以不同的次序发生和/或与其它动作或事件同时发生。此外，并不需要所有图示说明的动作或事件来实施方法。

半导体器件包含LR-LC二极管。半导体器件具有n型衬底。1微米至5微米厚的轻掺杂n型层被设置在n型衬底上。3微米至8微米厚的轻掺杂p型层被设置在n型层上。LR-LC二极管包含从p型层延伸穿过n型层至n型衬底的局部化p型掩埋层。LR-LC二极管还包含设置在p型层中的n型区(可能是n型阱)，所述n型区延伸到p型层的顶表面；n型区与埋置的p型层隔开至少2微米。在p型掩埋层与n型衬底之间的边界处的第一pn结设定LR-LC二极管的击穿电压。在p型层与n型区之间的边界处的第二pn结设定LR-LC二极管的电容。