[发明专利]测量集成电路的内部信号

说明书

在所描述的示例中，集成电路(IC)(100)包括功能逻辑(105)和测试逻辑，该功能逻辑具有多个内部信号线。该测试逻辑具有耦合到多个内部信号线的多个输入(207)，以及具有耦合到IC(100)的第一外部引脚(102)的一个输出。测试逻辑包括缓冲器(223)，并且测试逻辑经配置以直接地或者经由缓冲器(223)将在多个信号线上接收的信号中的每一个选择性地耦合(221，222)到IC(100)的第一外部引脚(102)。测试逻辑可以经配置以经由缓冲器(223)将在IC(100)的第二外部引脚(101)上接收的信号选择性地耦合到IC(100)的第一外部引脚(102)以便校准缓冲器(223)。

技术领域

本申请一般涉及集成电路测试，并且更具体地涉及测量内部模拟信号。

背景技术

在大型工厂(称为“晶圆厂(fabs)”)中，半导体产品通过在晶片上制造电路来大规模生产。电子电路是在由纯半导体材料制成的晶片上逐渐形成的。通常，晶片是硅基的，但其他类型的材料(诸如砷化镓、氮化镓、碳化硅等)也可以用于特殊用途。在半导体器件制造中，各种处理步骤通常可以分为四大类：沉积、移除、图案化和电学性能的改变。

沉积是生长、涂覆或者以其他方式将材料转移到晶片的任何过程。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及近期的原子层沉积(ALD)等。

移除是从晶片中移除材料的任何过程；例如，包括(湿法或者干法)刻蚀过程和化学机械平坦化(CMP)。

图案化是指沉积材料的成形或改变，并且一般指代光刻。例如，在传统光刻工艺中，用称为光刻胶的化学物质涂覆在晶片上；然后，称为光刻机(stepper)的机器调焦、对准和移动掩膜，将晶片的选择的部分暴露在短波长的光下；暴露的区域被显影液冲走。经过刻蚀或其他处理后，剩余的光刻胶被等离子刻蚀移除。

电性能的改变历来需要掺杂晶体管源极和漏极。这通常是通过扩散炉或者离子注入来完成。这些掺杂过程之后进行炉内退火；在先进器件中，可以执行快速热退火(RTA)。退火可以激活注入的掺杂。电性能的改变可以使用其他技术来执行，诸如通过经由在UV处理(UVP)中暴露于紫外线下减少材料在低k绝缘体中的介电常数

发明内容

在所描述的示例中，集成电路(IC)包括功能逻辑和测试逻辑，该功能逻辑具有多个内部信号线。该测试逻辑具有耦合到多个内部信号线的多个输入，以及具有耦合到IC的第一外部引脚的一个输出。测试逻辑包括缓冲器，并且测试逻辑经配置以直接地或者经由缓冲器将在多个信号线上接收的信号中的每一个选择性地耦合到IC的第一外部引脚。测试逻辑可以经配置以经由缓冲器将在IC的第二外部引脚上接收的信号选择性地耦合到IC的第一外部引脚以便校准缓冲器。

附图说明

图1是说明耦合到测试器的集成电路(IC)的块图。

图2和图3是图1的IC的更详细的块图，说明了用于访问内部信号的选择电路。

图4是说明根据一个实施例的IC测试的流程图。

具体实施方式

出于一致性，各个图中类似的元素通过类似的参考数字指代。在此更详细的描述中，大量的具体细节被阐明以提供对示例实施例更全面的理解。然而，示例实施例可以在没有这些具体细节的情况下进行实践。在其他情况下，已知的特征没有被详细的描述，以避免不必要地使描述复杂化。

在一批晶片完成并测试后，由该步骤产生的良好的器件通常被封装并且接着在封装过程后再一次测试。在某些情况下，多个探针测试步骤和/或多个封装测试步骤可能发生。用于生产晶片和封装器件的步骤是复杂的，并且随着半导体技术的后续每一代，其复杂性不断增加。制造过程中由于简单误差和复杂交互而存在许多机会，其会导致缺陷器件的产生。