[发明专利]存储器装置的接口裸片上的选择器

权利要求书

1.一种半导体设备，其包括接口芯片，所述接口芯片经配置以通过至少第一存储器通道及第二存储器通道与多个裸片介接，所述多个裸片中的每一者包括多个存储器单元，且所述接口芯片包括测试电路，

其中所述测试电路包括：

第一端子及第二端子，所述第一端子及所述第二端子中的每一者对应于所述第一存储器通道及所述第二存储器通道；

测试端子，其被设置成由所述第一存储器通道及所述第二存储器通道所共有，且所述测试端子经配置以经由探针耦合到测试仪；

内建自测试BIST电路，其被设置成由所述第一存储器通道及所述第二存储器通道所共有；及

选择器，其耦合到所述第一端子及所述第二端子、所述测试端子以及所述BIST电路，且经配置以将所述第一端子、所述测试端子及所述BIST电路中的第一选定者耦合到所述第一存储器通道，且将所述第二端子、所述测试端子及所述BIST电路中的第二选定者耦合到所述第二存储器通道，所述第一选定者不同于所述第二选定者；其中所述选择器是测试通道选择器，所述测试通道选择器经配置以从所述测试端子接收第一信号集合且进一步经配置以从所述BIST电路接收第二信号集合，且经配置以响应于至少一个控制信号而选择所述第一信号集合或所述第二信号集合；且

测试总线选择器，其耦合到所述第一存储器通道或所述第二存储器通道，经配置以从所述测试通道选择器接收所选择的第一信号集合或第二信号集合或者从所述第一端子或所述第二端子中的经耦合端子接收第三信号集合，且进一步经配置以将所接收的信号集合提供到所述第一存储器通道及所述第二存储器通道中与所述第一端子及所述第二端子中的所述经耦合端子相应的一者。

2.根据权利要求1所述的半导体设备，其中所述第一选定者是所述测试端子及所述BIST电路中的一者且所述第二选定者是所述测试端子及所述BIST电路中不同于所述第一选定者的一者。

3.根据权利要求1所述的半导体设备，其中所述第一选定者是所述第一端子且所述第二选定者是所述测试端子及所述BIST电路中的任一者。

4.根据权利要求1所述的半导体设备，其中所述选择器是测试总线选择器，所述测试总线选择器耦合到所述第一存储器通道，经配置以从信号集合接收测试信号或从所述第一端子或所述第二端子中的经耦合端子接收另一信号集合，且进一步经配置以将所接收的信号集合提供到与所述第一端子及所述第二端子中的所述经耦合端子相应的所述第一存储器通道。

5.根据权利要求1所述的半导体设备，其中所述测试通道选择器耦合到测试模式选择器，所述测试模式选择器经配置以提供所述至少一个控制信号中的一个控制信号。

6.根据权利要求1所述的半导体设备，其中所述测试通道选择器耦合到测试模式选择器，所述测试模式选择器经配置以提供所述至少一个控制信号中的一个控制信号，所述至少一个控制信号中的所述控制信号包括至少两个位以在所述测试端子、所述BIST电路以及所述第一端子及所述第二端子中的所述经耦合端子当中提供选择。

7.一种半导体接口芯片，其包括：

第一存储器通道，其耦合到第一裸片；

第二存储器通道，其耦合到第二裸片；

第一端子，其对应于所述第一存储器通道；

第二端子，其对应于所述第二存储器通道；

测试输入/输出IO电路，其经由探针耦合到测试仪；

内建自测试BIST电路，其包括算法型式产生器；及

与所述第一存储器通道相关联的第一测试通道选择器及与所述第二存储器通道相关联的第二测试通道选择器，每一测试通道选择器经配置以将所述测试输入/输出IO电路、所述BIST电路及相应端子中的一者耦合到相应存储器通道，且

其中耦合到所述第一测试通道选择器的所述BIST电路及所述测试输入/输出IO电路与所述第二测试通道选择器解耦合。