[发明专利]存储器装置的接口裸片上的选择器

说明书

本发明描述包含通过存储器通道与裸片介接的接口芯片的设备。一种实例性设备包含：通过多个存储器通道与多个裸片介接的接口芯片，所述裸片中的每一者包括多个存储器单元，且所述接口芯片包括测试电路。所述测试电路包含：第一端子及第二端子，其分别对应于第一存储器通道及第二存储器通道；测试端子及内建自测试BIST电路，其由所述第一存储器通道及所述第二存储器通道所共有；及选择器，其耦合到所述第一端子及所述第二端子、所述测试端子以及所述BIST电路，且将所述第一端子、所述测试端子及所述BIST电路中的第一选定者耦合到所述第一通道且将所述第二端子、所述测试端子及所述BIST电路中的第二选定者耦合到所述第二通道。

背景技术

高数据可靠性、高速存储器存取、较低电力消耗及较小芯片大小是要求半导体存储器应具备的特征。近年来已引入三维(3D)存储器装置。一些3D存储器装置是通过垂直地堆叠裸片且使用穿硅通孔(TSV)来互连裸片而形成。3D存储器装置的益处包含：较短互连件，其减小电路延迟及电力消耗；在层之间有大数目个垂直通孔，其允许不同层中的功能块之间具有宽的带宽总线；及相当小占用面积。因此，3D存储器装置达成更高存储器存取速度、更低电力消耗及芯片大小减小。实例性3D存储器装置包含混合存储立方体(HMC)及高带宽存储器(HBM)。

举例来说，高带宽存储器(HBM)是包含高性能随机存取存储器(DRAM)接口及垂直堆叠型DRAM的一种存储器类型。四个DRAM裸片的典型HBM堆叠具有两个128位通道/裸片，总共八个输入/输出通道及总共1024位的宽度。HBM的接口(I/F)裸片提供具有八个输入/输出通道的接口，所述八个输入/输出通道彼此独立地发挥作用。举例来说，可为每一通道独立地提供时钟频率、命令序列及数据。因此，所述八个输入/输出通道不必彼此同步。

可对HBM执行数种类型的测试。举例来说，I/F裸上可包含测试垫以便执行探针测试。在探针组中，可测试通道的输入/输出线。在各种约束下(例如，测试垫大小及内部电路及其接线的问题)，在探针测试中一次所测试的通道数目限于一个。各种约束也包含与测试仪及用于从I/F裸片外部控制测试垫的探针卡有关的因素。可使用可设置于I/F裸片上的存储器内建自测试(mBIST)电路来执行另一类型的测试。mBIST电路经提供以验证由裸片堆叠所导致的故障。HBM的说明书提供mBIST电路的操作定义。mBIST电路可包含算法型式产生器(APG)及比较器。使用mBIST电路，可测试一个通道的输入/输出线。一次所测试的通道数目可限于一个，这是因为APG占据具有有限占用面积的I/F裸片的相对大面积，且I/F裸片上包含多个APG并不实际。

HBM包含多个数据总线及其可个别地操作的相应通道。可由在相应通道个别地操作时的噪声等所导致的相应通道之间的干扰可能是个问题。图1是半导体装置中的HBM的接口(I/F)裸片与核心裸片之间的本机输入/输出线(IO)的接线图。如图1中所展示，一个通道(例如，核心1通道)上的噪声可影响其它通道(例如，核心0通道、核心2通道等)的操作。因此，可期望测试个别地操作的所述多个通道以便解决相应通道之间的干扰。然而，如上文所描述，由利用测试垫的探针测试或利用mBIST电路的测试所测试的通道数目通常限于一个。

发明内容

一种根据本发明实施例的实例性设备可包含接口芯片，所述接口芯片可经配置以通过至少第一存储器通道及第二存储器通道与多个裸片介接，所述多个裸片中的每一者可包含多个存储器单元。所述接口芯片可包含测试电路。所述测试电路可包含：第一端子及第二端子，所述第一端子及所述第二端子中的每一者对应于所述第一存储器通道及所述第二存储器通道；测试端子，其被设置成由所述第一存储器通道及所述第二存储器通道所共有；内建自测试(BIST)电路，其被设置成由所述第一存储器通道及所述第二存储器通道所共有；及选择器，其耦合到所述第一端子及所述第二端子、所述测试端子以及所述BIST电路，且可经配置以将所述第一端子、所述测试端子及所述BIST电路中的第一选定者耦合到所述第一存储器通道，且将所述第二端子、所述测试端子及所述BIST电路中的第二选定者耦合到所述第二存储器通道，其中所述第一选定者可不同于所述第二选定者。