[发明专利]用于钴镀覆的增强镀覆浴及添加剂化学品

说明书

本公开内容的实施方式可包括电镀特征的数种方法，这些特征形成于半导体器件上，诸如沟槽或通孔，该沟槽或介层窗是通过使用钴镀覆浴以单镶嵌或双镶嵌工艺形成。该钴电镀浴可含有“添加剂包”或“添加剂系统”，该“添加剂包”或“添加剂系统”包括某些比例的多种添加剂的组合，而助于高深宽比亚微米特征的金属填充。本公开内容的实施方式提供新的钴镀覆浴方法及化学品，这些方法与化学品包括烷基修饰咪唑、咪唑啉、及咪唑啉啶抑制剂化合物。

背景

技术领域

本公开内容的实施方式一般地涉及集成电路的制造与钴金属镀(cobaltmetallization)，例如，使用单镶嵌或双镶嵌工艺的集成电路的制造与钴金属镀。

背景技术

诸如微型的电子装置、机电装置、或光学装置之类的微电子装置一般是在工件或基板上和/或基板中制造，例如硅晶片。在典型制造工艺中，例如在半导体材料晶片上，首先使用化学气相沉积(CVD)、物理气相沉积(PVD)、无电镀覆(electroless plating)工艺、或其他适合的方法将导电种晶层施加至基板表面上。形成种晶层后，在含金属离子的电处理溶液的存在情况下，通过于种晶层与一或多个电极之间施加适当的电势使金属层镀覆至基板上。之后，于后续程序中清洁和/或退火基板，以形成装置、接触件、或导电线。一些基板可具有阻挡层，种晶层形成于该阻挡层上。

目前，多数微电子装置制作在以铜(Cu)镀覆的基板上。尽管铜具有高导电率，但铜一般需要诸如氮化钽(TiN)之类的阻挡层，以防止铜扩散进入基板或基板上的介电材料内。这些类型的阻挡层具有相对低的导电率。通过使用已知技术，利用酸性铜电镀溶液使基板上特征填有电镀的铜。这些电镀溶液经常使用添加剂以增进超保形(super-conformal)的填充工艺(特征的填充主要是从底部往上，而不是从侧面往内)，以产生无空隙的填充。随着特征尺寸缩小时，用传统铜镀覆工艺达成无空隙的填充变得更为困难。此外，随着特征变得更小，由于必须有最小阻挡层厚度用以防止铜扩散，所以无论特征尺寸为何，用于铜的阻挡层占据较小特征的相对更大的体积。

例如，若必须要有3纳米的最小阻挡层厚度以防止铜扩散，则对具有60纳米的临界尺寸且深宽比4:1的特征而言，阻挡层占据大体上11％的截面面积。然而，对具有20纳米的临界尺寸且深宽比2:1的特征而言，阻挡层维持3纳米厚，但现在该阻挡层占据33％的截面面积。在此情况中，阻挡层(具低导电率)的体积按比例更高，所以互连件、通孔(via)、或其他特征的电阻按比例更高。随着特征渐渐变小，铜对阻挡层的比例增加增加到电阻变得无法接受的程度。

一种用于克服此技术挑战而提出的方法是用不需要阻挡层的金属取代铜，例如钴(Co)。尽管钴具有比铜高的电阻(6μOhm-cm对2μOhm-cm)，但钴可不需要防止进入硅或介电质的扩散的阻挡层。化学气相沉积(CVD)是通过施加钴而填充大型及小型特征的有用技术，但仍有一些限制。尽管此方法对于小特征(例如，7至10纳米，诸如互连件层级的特征或接触件层级的特征)有效，但CVD无法良好地适合用于填充大于约10纳米的特征。

因此，需要用钴超保形及无缺陷地填充窄特征的新技术，诸如含有新的且改良的镀覆浴添加剂的改良钴电镀浴。

发明内容

本公开内容的实施方式一般地涉及使用例如单镶嵌及双镶嵌工艺的集成电路的制造及钴金属镀。本公开内容的实施方式包括用于在基板上电镀钴层的添加剂系统，该添加剂系统含有至少一种抑制剂化合物。该抑制剂化合物包含咪唑基、咪唑啉基、或咪唑啉啶基。该咪唑基、咪唑啉基、或咪唑啉啶基具有烷基。该烷基结合至芳香环或脂肪环，和/或其中该烷基结合至在环原子外部(external)或环原子的环外(exo)的原子。本公开内容的添加剂系统可具有选自以下基团的烷基：芳香烷基、脂肪烷基、氧化的碳基、醚基、乙氧基、丙氧基、乙二醇基、二乙二醇基、丙二醇基、二丙二醇基、一级、二级、或三级胺基、硫醚基、及巯基。