[发明专利]用于将比原生支持的数据宽度更宽的数据原子地存储到存储器的处理器、方法、系统和指令

权利要求书

1.一种处理器，所述处理器包括：

对应于给定逻辑处理器的数据寄存器的最宽集合，所述最宽集合的所述数据寄存器的每个具有以位计的第一宽度；

对应于所述给定逻辑处理器的解码单元，所述解码单元用于解码指定所述最宽集合的所述数据寄存器的指令，以及用于解码原子存储到存储器指令，所述原子存储到存储器指令用于指示要具有比所述最宽集合的所述数据寄存器的每个的所述以位计的第一宽度更宽的以位计的第二宽度的数据，以及所述原子存储到存储器指令用于指示与存储器位置关联的存储器地址信息；以及

与所述解码单元耦合的执行单元，所述执行单元响应于所述原子存储到存储器指令，将所指示的数据原子地存储到所述存储器位置。

2. 如权利要求1所述的处理器，其中所述执行单元包括分级缓冲器，并且其中所述执行单元响应于所述原子存储到存储器指令而要：

把要共同表示总量的所指示的数据的多个部分顺序存储到所述分级缓冲器；以及

在已将所述总量的所指示的数据存储在所述分级缓冲器中之后，同时存储来自所述分级缓冲器的所述总量的所指示的数据。

3.如权利要求2所述的处理器，还包括写组合缓冲器，并且其中所述执行单元响应于所述原子存储到存储器指令，要将所述总量的所指示的数据从所述分级缓冲器同时存储到所述写组合缓冲器。

4.如权利要求3所述的处理器，其中，所述执行单元响应于所述原子存储到存储器指令，要在已将所指示的数据的所述多个部分存储到所述写组合缓冲器之后配置所述写组合缓冲器以用于逐出。

5.如权利要求3所述的处理器，其中，所述执行单元响应于所述原子存储到存储器指令，要在已将所指示的数据的所述多个部分存储到所述写组合缓冲器之后将所述写组合缓冲器配置成不允许较年轻的存储操作与所述写组合缓冲器合并。

6.如权利要求1所述的处理器，其中，所述执行单元响应于所述原子存储到存储器指令，要当所述原子存储到存储器指令引退时发信号通知以下中的一个：在所述数据要原子地存储在的所述存储器位置的第一字节到最后字节的任何字节上配置的断点，对所述任何字节的段限制违反，对所述任何字节的规范地址形式违反和对所述任何字节的基于范围的违反。

7.如权利要求1所述的处理器，其中，所述执行单元响应于所述原子存储到存储器指令，要使所述数据的所述原子存储不可转发，并且要强制与所述原子地存储的数据关联的存储器类型是无缓存随机组合写（USWC），而不管基础存储器类型。

8.如权利要求1至7中的任何一个所述的处理器，其中所述第一和第二宽度是以下中的一个：

所述第一宽度是128位，以及所述第二宽度是256位；

所述第一宽度是128位，以及所述第二宽度是512位；

所述第一宽度是128位，以及所述第二宽度是1024位；

所述第一宽度是256位，以及所述第二宽度是512位；以及

所述第一宽度是256位，以及所述第二宽度是1024位。

9.如权利要求1至7中的任何一个所述的处理器，其中所述解码单元要解码所述原子存储到存储器指令，所述指令要指示与第二不同存储器位置关联的第二存储器地址信息，响应于所述原子存储到存储器指令要从所述第二不同存储器位置加载所指示的数据。

10.如权利要求1至7中的任何一个所述的处理器，其中，所述解码单元要解码所述原子存储到存储器指令，所述指令要指示初始用于存储所指示的数据的所述最宽集合的多个所述数据寄存器。

11.如权利要求1至7中的任何一个所述的处理器，还包括引退单元，并且其中所述引退单元要等待引退所述原子存储到存储器指令直到接收到响应，其中所述响应要指示所述原子存储已被完全观察并且现在完全一致。