[发明专利]导电结构、包括导电结构的系统及装置以及相关方法

说明书

导电结构包含：阶梯结构，其沿所述导电结构的长度定位；及至少一个平台，其包括延伸穿过所述导电结构的至少一个通路。所述至少一个平台定位于所述阶梯结构中的第一阶梯结构与所述阶梯结构中的第二阶梯结构之间。装置可包含此类导电结构。系统可包含半导体装置及通过至少一个平台分离的阶梯结构，所述至少一个平台具有形成于所述至少一个平台中的至少一个通路。形成导电结构的方法包含形成穿过定位于阶梯结构之间的平台的至少一个通路。

优先权主张

本申请案主张2016年3月11日申请的名为“导电结构、包括导电结构的系统及装置以及相关方法(CONDUCTIVE STRUCTURES,SYSTEMS AND DEVICES INCLUDING CONDUCTIVESTRUCTURES AND RELATED METHODS)”的第15/068,329号美国专利申请案的申请日的权利。

技术领域

本发明的实施例：涉及具有延伸穿过导电结构的至少部分的接触件的导电结构(例如，细长阶梯导电结构)；涉及包含此类导电结构的装置；涉及包含此类装置的系统；涉及形成此类导电结构的方法；且涉及形成细长阶梯导电结构的电连接的方法。

背景技术

存储器装置常规以基于半导体集成电路的形式提供在计算机及其它电子器件中。存在许多不同类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)及非易失性存储器。随着电子系统的性能及复杂性增加，对于存储器系统中的额外存储器的需求也增加。半导体产业的趋势是朝向可制造为单个半导体芯片上的高密度电路的更小存储器装置。可通过减小装置的至少一些特征的大小，使得所得装置占据晶片的较小表面积而实现晶体管装置及电路的微型化。

为了降低制造此类高密度存储器阵列的成本，零件数必须保持为最小值。这意指能够实现在单个芯片上的存储器的较高密度，而非通过堆叠单独的存储器芯片。但是，随着存储器装置大小缩小，同时增加存储器阵列中的存储器单元的数目，操作每一存储器装置所需的内部连接的数目也增加。

例如，在非易失性存储器(例如，NAND快闪存储器)中，增加存储器密度的一种方式是通过使用垂直存储器阵列，其也称为三维(3D)阵列。此类垂直存储器阵列揭示于例如2011年5月3日颁布的基托(Kito)等人的第2007/0252201号美国专利申请公开案(现在的美国专利案第7,936,004号)中。常规垂直存储器阵列需要导电板及存取线(例如，字线)之间的电连接，使得可由控制单元唯一地选择阵列中的存储器单元用于写入或读取功能。一种类型的垂直存储器阵列包含延伸穿过层状导电板(也称为字线板或控制栅极板)中的孔的半导体支柱，在支柱与导电板的每一结合部处具有电介质材料。因此，可沿每一支柱形成多个晶体管。此结构通过在裸片上向上(垂直地)建构阵列而使更大量晶体管能够位于单位裸片面积中。但是，在此装置中，每一存储器单元必须包含多个导电连接(例如，字线、位线、选择栅极等)，以读取、写入及擦除每一个别存储器单元或多个存储器单元。在具有高密度的存储器单元的此存储器阵列中，可能难以以有效且高效率方式提供到每一存储器单元的连接。

随着存储器单元中的层叠(tier)的数目(且因此导电板的数目)增加，连接导电板所需的导电连接的数目也增加。导电连接可增加直到在块尺寸(例如，跨度)中无足够空间来容纳全部通路导电连接，此时，堆叠存储器阵列的大小(例如，间距)需要增大以容纳额外导电连接及控制单元。例如，在3D NAND阵列中，按照路由字线信号通过导电连接的需要而指定块间距。增加阵列中的存储器单元的数目通常需要块间距也增加以容纳额外板及相关联的连接。板的数目的此增加也增加总字线(WL)电容，从而需要泵更努力工作，借此使用更高功率且降低性能。此外，漏极选择器的数目的增加也成比例地增加，此增加对于每块需要较少量页数的装置(例如，其中需要更精细擦除精细度的装置)来说可为成问题的。

附图说明

图1是根据本发明的实施例的包含导电结构及半导体装置的电子装置的实施例的示意框图；