[发明专利]路由组件及使用路由组件的系统

说明书

用于一电子设备的一种路由组件具有一前面，前面具有一阵列的连接器端口且各连接器端口包括安装于其中的一第一连接器。一线缆的一第一端能直接端接于所述第一连接器且所述线缆能埋设于一托盘中，托盘设置成朝向一芯片封装延伸。所述线缆从托盘延伸且端接于一第二连接器，第二连接器能连接于所述芯片封装以提供在所述第一连接器和所述第二连接器之间的一通信路径，通信路径绕过任何支撑电路基板。

相关申请

本申请是2017年1月11提交的PCT申请PCT/US2017/012917的国家阶段，该申请通过援引其整体上并入本文并进而主张于2016年1月11日提交的美国临时专利申请US62/277275的优先权。

技术领域

本发明概括而言涉及适合用于将高速信号从一芯片封装的芯片或者处理器以低损耗传输至背板连接器和输入/输出(I/O)连接器，而更具体而言涉及一集成连接器接口芯片封装路由组件，其构造成安装在一电子设备的壳体内且提供直接从芯片/处理器引导至一阵列的外部连接器的多个数据传输通道。

背景技术

电子设备(诸如路由器、服务器、交换机等)需要以高数据传输速度传输数据，以满足在许多终端用户设备中的对带宽和流模式音频及视频的传送日益提高的需求。芯片是这些路由器、交换机及其它设备的心脏。这些芯片典型地包括一处理器(诸如一ASIC(专用集成电路)或者一FPGA(现场可编程门阵列)等)，这些芯片具有多个晶粒，晶粒通常通过导电焊料凸点或者其它方便的连接方式连接于一基板(创建一封装)。所述封装可以包括穿过基板延伸至焊料球的微导孔或镀覆的通孔。这些焊料球包括一球栅格阵列，所述封装通过球栅格阵列贴接于母基板(motherboard)。母基板包括形成于其内的多条迹线，所述多条迹线限定包括用于传输高速数据信号的差分信号对的传输线、与差分信号对相关的接地路径以及用于电源、时钟和逻辑信号以及其它组件的各种低速传输线。这些迹线包括从ASIC路由至所述设备的I/O连接器(外部连接器连接于I/O连接器，以提供一个或多个外部插头连接器和芯片元件之间的一连接)的迹线。其它迹线从ASIC路由至背板连接器，背板连接器允许所述设备连接于一总体系统(诸如一网络服务器等)。

这些导电迹线因此形成作为母基板一部分的传输线且在芯片元件和连接器之间延伸，以提供一个或多个外部插头连接器和芯片元件之间的一连接。电路基板通常由一便宜的材料(公知的便宜的FR4)形成。虽然FR4便宜，但是熟知的是，FR4在以约6Gbps及更高的速率传输数据的高速信号传输线中将产生损耗。这些损耗随着速率增大而增加且由此使得FR4材料用于约10Gbps及更高的速率的高速数据传输应用是不令人满意的。这种衰减(dropoff)在约6Gbps开始(或者使用NRZ编码在3GHz开始)且随着数据速率增大而增加。为了在FR4中使用这种迹线，一设计者可能不得不采用放大器和均衡器，这增加了所述设备的最终成本。

用于电路基板的定制材料(诸如MEGATRON)可用于减少这样的损耗，但是这些材料的价格使得电路基板以及由此使用它们的电子设备的成本大幅增加。此外，当迹线用于形成信号传输线时，传输线的总体长度能超过阈值长度，此时在操作中出现问题。这些迹线的长度能接近10英寸及更长的长度，且可能包括能形成反射及噪声问题以及另外损耗的弯曲(bends)和转向(turns)。损耗有时能通过使用放大器、中继器以及均衡器来校正，但是这些元件增加了制造电路基板的成本。然而，这样做使得设计复杂化，因为需要另外的基板空间来收容这些放大器和中继器。另外，这样的传输线的迹线的路由可能要求多次转向。这些转向以及发生在端接点处的转变(transitions)影响由传输线传送的信号的完整性。这些定制的电路基板材料因此在频率10Ghz以上(above)比线缆传输线损耗更大。这随后变得难于以获得穿过传输线迹线的一致的阻抗和一低信号损耗的方式路由传输线迹线。

因此变得难以在电路基板和背板中充分地设计信号传输线，以满足用于高速应用所需的串扰和损耗要求。因此，某些人群会赏识一集成、高速、连接器接口芯片封装路由组件，其不在电路基板上采用迹线而为传输高速数据信号(20Gbps以上(above))提供传输线。