[发明专利]混合并行串行存储器系统中的多序列冲突减少

说明书

公开了用于在混合并行/串行存储器系统中分配存储器的系统、方法和计算机程序。一种方法包括：以第一存储器序列中的专用串行访问区域和第二存储器序列中的专用并行访问区域，配置针对多序列存储器系统的存储器地址映射。接收到针对虚拟存储器页的请求。如果请求包括性能提示，则虚拟存储器页被选择性地指派给第一存储器序列中的专用串行访问和第二存储器序列中的专用并行访问区域中的空闲物理页。

背景技术

便携式计算设备(例如，蜂窝电话、智能电话、平板电脑、便携式数字助理(PDA)、便携式游戏控制台、可穿戴设备和其它电池供电设备)和其它计算设备继续提供不断扩展的一系列功能和服务，并为用户提供前所未有的对信息、资源和通信的访问水平。为了跟上这些服务增强的步伐，这些设备变得更加强大和复杂。便携式计算设备现在通常包括片上系统(SoC)，SoC包括嵌入在单个基板上的各种存储器客户端(例如，一个或多个中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器等)。存储器客户端可以从存储器系统请求读取事务和写入事务。

SoC可以通过并行访问通道和分开的串行通道两者电耦合到存储器系统。混合并行-串行存储器访问可以提供增加的带宽，而不增加为通过并行存储器访问通道增加带宽所需的成本和引脚数量。然而，在这样的系统中，在与串行和并行访问通道相关联的物理地址上随机地分配存储器，这可能导致低效的存储器业务访问。由于物理存储器碎片，这种低效可能会恶化。此外，串行访问通道和并行访问通道之间可能发生存储器冲突。

因此，存在用于在混合并行-串行存储器系统中分配存储器的改进的系统和方法的需要。

发明内容

公开了用于在混合并行/串行存储器系统中分配存储器的系统、方法和计算机程序。一种方法包括：以第一存储器序列中的专用串行访问区域和第二存储器序列中的专用并行访问区域，配置针对多序列(multi-rank)存储器系统的存储器地址映射。接收到针对虚拟存储器页的请求。如果所述请求包括性能提示，则所述虚拟存储器页被选择性地指派给所述第一存储器序列中的所述专用串行访问区域和所述第二存储器序列中的所述专用并行访问区域中的空闲物理页。

另一个实施例是一种用于在混合并行/串行存储器系统中分配存储器的系统。所述系统包括经由串行总线和并行总线电耦合到片上系统(SoC)的多序列存储器系统。所述多序列存储器系统包括第一存储器序列和第二存储器序列。SoC包括存储器分配器，被配置为：接收针对虚拟存储器页的请求；如果所述请求包括性能提示，则选择性地将所述虚拟存储器页指派给所述第一存储器序列中的所述专用串行访问区域和所述第二存储器序列中的所述专用并行访问区域中的空闲物理页。

附图说明

在附图中，除非另外指出，否则相同的附图标记在各个视图中指代相同的组件。对于具有诸如“102A”或“102B”的字母字符名称的附图标记，字母字符名称可以区分出现在同一图中的两个相同部分或元素。当希望附图标记涵盖在所有附图中具有相同附图标记的所有部分时，可以省略附图标记的字母符号名称。

图1是用于在具有混合并行-串行访问的多序列存储器系统中分配存储器的系统的实施例的框图。

图2是示出多序列双列直插式存储器模块(DIMM)的实施例的经组合的框图/流程图。

图3是示出用于图2的多序列DIMM的示例性存储器地址映射的数据图。

图4是示出用于在具有混合并行-串行访问的多序列存储器系统中分配存储器的方法的实施例的流程图。

图5是示出用于向图1中的存储器分配器提供性能提示的示例性标志结构的数据图。

图6是示出图3的用于提供多个通道的存储器地址映射的数据图。

图7是用于包含图1的系统的便携式通信设备的实施例的框图。

具体实施方式