[发明专利]在基于中央处理单元(CPU)的系统中使用多个末级高速缓冲存储器(LLC)线提供存储器带宽压缩

权利要求书

1.一种经压缩存储器控制器CMC，其包括经配置以经由系统总线来存取系统存储器及系统高速缓冲存储器的存储器接口，且以通信方式耦合到包括多个末级高速缓冲存储器线的末级高速缓冲存储器，每一末级高速缓冲存储器线经定大小以存储对应于所述系统高速缓冲存储器的多个系统高速缓冲存储器线的多个副线；

所述CMC经配置以进行以下操作：

从所述系统高速缓冲存储器接收包括存储器地址的存储器读取请求；

确定所述存储器地址是否对应于所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线内的所述多个副线中的有效副线；及

响应于确定所述存储器地址不对应于所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线内的所述多个副线中的有效副线而进行以下操作：

从所述系统存储器中的主表读取含有用于所述末级高速缓冲存储器线的偏移值及长度值的主表条目；

基于所述存储器地址、所述偏移值及所述长度值而从所述系统存储器检索一或多个块；

将来自经检索的一或多个块的数据存储在所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线内的所述多个副线中的副线中；及

将来自所述经检索的一或多个块的所述数据返回到所述系统高速缓冲存储器。

2.根据权利要求1所述的CMC，其经配置以通过经配置以进行以下操作来确定所述存储器地址是否对应于所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线内的所述多个副线中的有效副线：

确定所述存储器地址是否对应于所述多个末级高速缓冲存储器线内的现有末级高速缓冲存储器线的副线；及

响应于确定所述存储器地址对应于所述多个末级高速缓冲存储器线内的现有末级高速缓冲存储器线的副线而确定所述现有末级高速缓冲存储器线的所述副线是否有效。

3.根据权利要求1所述的CMC，其经进一步配置以响应于确定所述存储器地址对应于所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线内的所述多个副线中的有效副线而将来自所述有效副线的数据返回到所述系统高速缓冲存储器。

4.根据权利要求1所述的CMC，其经配置以通过经配置以进行以下操作而将来自所述经检索的一或多个块的所述数据存储在所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的所述末级高速缓冲存储器线内的所述多个副线中的所述副线中：

基于所述长度值来确定来自所述经检索的一或多个块的所述数据是否被压缩；

响应于确定来自所述经检索的一或多个块的所述数据未被压缩而将来自所述经检索的一或多个块的所述数据存储在所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的所述末级高速缓冲存储器线内的所述多个副线中的所述副线中；及

响应于确定来自所述经检索的一或多个块的所述数据被压缩而进行以下操作：

解压缩来自所述经检索的一或多个块的所述数据；及

将经解压缩数据存储在所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的所述末级高速缓冲存储器线内的所述多个副线中的所述副线中。

5.根据权利要求1所述的CMC，其经进一步配置以在将来自所述经检索的一或多个块的所述数据存储在所述末级高速缓冲存储器的所述多个末级高速缓冲存储器线中的所述末级高速缓冲存储器线内的所述多个副线中的所述副线中之前进行以下操作：

选择所述多个末级高速缓冲存储器线中的末级高速缓冲存储器线作为收回末级高速缓冲存储器线；

将来自所述收回末级高速缓冲存储器线的所述多个副线的数据存储在所述系统存储器中；及

将来自所述经检索的一或多个块的所述数据存储在所述收回末级高速缓冲存储器线内的所述多个副线中的副线中。