[发明专利]用于高效存储器组设计的装置和方法

权利要求书

1.一种存储器，包括：

第一存储器部分，所述第一存储器部分被配置成存储第一比特并生成第一数据比特输出，当第一读使能活跃时，所述第一数据比特输出因变于所述第一比特；

第二存储器部分，所述第二存储器部分被配置成存储第二比特并生成第二数据比特输出，当第二读使能活跃时，所述第二数据比特输出因变于所述第二比特；以及

开关，所述开关被配置成：基于所述第一数据比特输出、所述第二数据比特输出、以及所述开关内部的反馈来针对读操作在所述第一比特和所述第二比特之间进行选择，其中所述第一数据比特输出包括差分对，并且其中所述开关被配置成：当所述差分对互补时，选择所述第一数据比特输出。

2.如权利要求1所述的存储器，其中，所述开关包括锁存器，所述锁存器包括第一与非门和第二与非门，所述第一与非门具有第一与非门第一输入、第一与非门第二输入、第一与非门第三输入、以及第一与非门输出，所述第二与非门具有第二与非门第一输入、第二与非门第二输入、第二与非门第三输入、以及第二与非门输出，所述第一与非门输出耦合到所述第二与非门第三输入，并且所述第二与非门输出耦合到所述第一与非门第三输入以提供所述开关内部的所述反馈，所述第二与非门输出耦合到反相器的输入，所述反相器的输出被配置成输出读数据，所述第一与非门第一输入耦合到经反相的第一数据输入，所述第一与非门第二输入耦合到第二数据输入，所述第二与非门第一输入耦合到第一数据输入，所述第二与非门第二输入耦合到经反相的第二数据输入。

3.如权利要求1所述的存储器，进一步包括第一存储器组和第二存储器组，所述第一存储器组包括所述第一存储器部分，所述第二存储器组包括所述第二存储器部分。

4.如权利要求1所述的存储器，其中，所述第一存储器部分包括被配置成生成所述第一数据比特输出的第一感测放大器，并且其中，所述第二存储器部分包括被配置成生成所述第二数据比特输出的第二感测放大器。

5.如权利要求4所述的存储器，其中，所述第一感测放大器被配置成：当所述第一读使能活跃时，提供所述第一比特作为所述第一数据比特输出，并且其中，所述第二感测放大器被配置成：当所述第二读使能活跃时，提供所述第二比特作为所述第二数据比特输出。

6.如权利要求4所述的存储器，其中，所述第一感测放大器被配置成：当所述第一读使能不活跃时，将所述第一数据比特输出强制为独立于所述第一比特的状态，并且其中，所述第二感测放大器被配置成：当所述第二读使能不活跃时，将所述第二输出强制为独立于所述第二比特的状态。

7.如权利要求4所述的存储器，其中，所述第一感测放大器被配置成：当所述第一读使能活跃时，提供所述第一比特作为所述第一数据比特输出，并且当所述第二读使能不活跃时，将所述第二数据比特输出强制为独立于所述第二比特的状态。

8.如权利要求1所述的存储器，其中，所述第一数据比特输出包括差分对，并且其中，所述开关被配置成：当所述差分对处于相同状态时，选择所述第二数据比特输出。

9.一种对存储器进行访问的方法，包括：

当第一读使能活跃时，生成因变于第一所存储比特的第一数据比特输出；

当第二读使能活跃时，生成因变于第二所存储比特的第二数据比特输出；以及

针对读操作在第一比特和第二比特之间进行选择，所述选择基于所述第一数据比特输出、所述第二数据比特输出、以及用于进行所述选择的开关内部的反馈，其中所述第一数据比特输出包括差分对，并且其中在所述第一比特和所述第二比特之间进行选择包括：当所述差分对互补时，选择所述第一数据比特输出。

10.如权利要求9所述的方法，其中，生成第一数据比特输出包括：当所述第一读使能活跃时，提供所述第一比特作为所述第一数据比特输出；并且其中，生成所述第二数据比特输出包括：当所述第二读使能活跃时，提供所述第二比特作为所述第二数据比特输出。