[发明专利]用于高效存储器组设计的装置和方法

说明书

在本公开的一方面，提供了一种方法和装置。该装置可以是存储器。该存储器可包括第一存储器部分，其被配置成存储第一比特并生成第一数据比特输出。当第一读使能活跃时，第一数据比特输出可以因变于第一比特。存储器还可包括第二存储器部分，其被配置成存储第二比特并生成第二数据比特输出。当第二读使能活跃时，第二数据比特输出可以因变于第二比特。该存储器可包括开关，其被配置成基于第一和第二数据比特输出来针对读操作在第一比特和第二比特之间进行选择。

相关申请的交叉引用

本申请要求于2016年3月31日提交的题为“EFFICIENT MEMORY BANK DESIGN(高效存储器组设计)”的美国专利申请号15/086,943的权益，其通过援引全部明确纳入于此。

背景

领域

本公开一般涉及存储器电路系统，尤其涉及用于在各存储器输出之间进行选择的存储器电路系统。

背景技术

计算机通常采用能够通过总线与存储器进行通信的一个或多个处理器。存储器是保持处理器执行其功能所需要的程序和数据的存储介质。最近，随着更强大的软件程序的出现，对更多存储器的需求已经以令人震惊的速率增加。结果是现代计算机需要大量的存储器，这可能比较小的存储器更慢。事实上，关于存储器访问速度，处理器当前所能够实现的存储器访问生成比存储器的访问速度要快。这意味着处理器可能不得不等待程序指令和数据被写入存储器和从存储器读取。

一种办法是使用多组式(multi-bank)存储器。在一个示例中，多组式存储器一般可被认为是被集成到相同硅片中的一系列分开的存储器。在另一示例中，多组式存储器一般可被认为是被集成到相同的存储器系统中的一系列分开的存储器。每个存储器组可由处理器个体地寻址为行和列的阵列。这可使得处理器能够并行地从/向每个存储器组读取/写入程序指令和/或数据。处理器可通过在总线上放置“读命令”来对特定存储器组执行读操作，该“读命令”指令存储器组从开始于指定地址的存储器块检索程序指令和/或数据。处理器可通过在总线上放置“写命令”来对特定存储器组执行写操作，该“写命令”指令存储器组将随该写命令发送的程序指令和/或数据存储到开始于特定地址的存储器块。多组式存储器可使用一系列复用器在多个存储器之间进行选择。这些复用器一般可能需要使能信号被路由到这些复用器，这会使用宝贵的路由资源。

一些存储器系统可包括存储器单元对。对于存储器单元集合中的每一对存储器单元，该对存储器单元中的一个存储器单元可使用复用器(mux)来选择。复用器可能要求选择信号被路由到该复用器。对于每个比特对，可能需要将选择信号路由到每个复用器。针对每个比特对将选择信号路由到复用器可能要求实现该存储器的管芯上的大量路由资源。

概述

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在标识出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是以简化形式给出一个或多个方面的一些概念以作为稍后给出的更详细描述之序言。

在本公开的一方面，提供了一种方法和装置。该装置可以是存储器，包括第一存储器部分。第一存储器部分可被配置成：存储第一比特并生成因变于该第一比特的第一数据比特输出。存储器可包括第二存储器部分。该第二存储器部分可被配置成：存储第二比特并生成因变于该第二比特的第二数据比特输出。存储器可包括开关。开关可被配置成：基于第一和第二数据比特输出来针对读操作在第一比特和第二比特之间进行选择。

应理解，根据以下详细描述，装置和方法的其他方面对于本领域技术人员而言将变得容易明白，其中以解说方式示出和描述了装置和方法的各个方面。如将认识到的，这些方面可以按其他和不同的形式来实现并且其若干细节能够在各个其他方面进行修改。相应地，附图和详细描述应被认为在本质上是解说性的而非限制性的。

附图简述

图1是解说处理系统的示例的概念框图；