[发明专利]叠加方差稳定化方法及系统

说明书

本发明提供用于提供叠加校正的方法及系统。一种方法可包含：选择经配置以对晶片执行叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及提供所述第二组经建模结果以促进叠加校正。

相关申请案交叉参考

本申请案根据35 U.S.C.§119(e)主张2016年2月2日提出申请的美国临时申请案第62/290,185号的权益，所述美国临时申请案第62/290,185号据此以其全文引用的方式并入。

技术领域

本发明一般来说涉及校正方法及系统的领域，且特定来说涉及叠加校正方法及系统。

背景技术

薄的经抛光板(例如硅晶片等等)是现代技术的极重要部分。举例来说，晶片可指集成电路及其它装置的制作中所使用的半导体材料的薄切片。薄的经抛光板的其它实例可包含磁盘衬底、规块等等。虽然所描述技术在此处主要指晶片，但应理解，所述技术还适用于其它类型的经抛光板。在本发明中，术语晶片及术语薄的经抛光板可互换地使用。

制作半导体装置通常包含：使用若干个半导体制作过程来处理例如半导体晶片等衬底。在半导体制造过程期间的各种步骤处使用度量过程来监测并控制一或多个半导体层过程。被监测及被控制的特性中的一者是叠加误差。叠加测量通常规定第一经图案化层相对于安置于其上方或下方的第二经图案化层进行对准的准确程度或者第一图案相对于安置于同一层上的第二图案进行对准的准确程度。可关于具有形成于工作件(例如，半导体晶片)的一或多个层上的结构的叠加目标而确定叠加误差。如果两个层或图案恰当地形成，那么一个层或图案上的结构倾向于相对于另一层或图案上的结构对准。如果两个层或图案未恰当地形成，那么一个层或图案上的结构趋向于相对于另一层或图案上的结构偏移或不对准。叠加误差是半导体制作过程的不同阶段处使用的图案中的任何者之间的不对准。

当观察到叠加误差时，可使用叠加测量来施加校正以将叠加误差保持在所要限制内。举例来说，可将叠加测量馈入到可计算可适用扫描器校正的分析例程中以优选地对准制作过程中所使用的处理工具(例如，光刻工具)。

通常使用固定模型(例如线性模型、高阶校正(HOPC)模型、场内高阶校正(i-HOPC)模型、级联模型、泽尼克(Zernike)模型、勒让德(Legendre)模型等等)来校正叠加误差。应注意，线性及级联模型并非充分有效的。另一方面，HOPC及iHOPC模型并非充分稳健的。其中存在对于提供有效且稳健叠加校正方法及系统的需要。

发明内容

本发明针对于一种方法。所述方法可包含：选择经配置以执行晶片的叠加建模的叠加模型；从所述叠加模型获得第一组经建模结果，所述第一组经建模结果指示适用于所述叠加模型的多个项系数的调整；计算指示所述多个项系数的有效性的有效性矩阵；基于所述经计算有效性矩阵而识别所述多个项系数当中的至少一个较低有效项系数；从所述叠加模型获得第二组经建模结果，所述第二组经建模结果指示适用于除所述经识别至少一个较低有效项系数之外的所述多个项系数的调整；及提供所述第二组经建模结果以促进叠加校正。