[发明专利]碳化硅外延基板及碳化硅半导体装置

说明书

本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。

技术领域

本发明涉及碳化硅外延基板及碳化硅半导体装置。

背景技术

就碳化硅(SiC)等的宽带隙半导体材料而言，与硅(Si)材料相比，耐绝缘破坏量高。因此，在使用宽带隙半导体材料作为基板材料的情况下，与使用硅材料的情形相比，可提高基板的杂质浓度，降低基板的电阻。通过该基板的低电阻化，能够降低功率元件的开关动作中的损耗。另外，就宽带隙半导体材料而言，与硅材料相比，热导率高，机械强度也优异，因此作为实现小型、低损耗且高效率的功率器件的材料受到期待。

但是，在使用碳化硅作为半导体材料的碳化硅半导体装置中，存在以下问题：即如果在PIN二极管结构中持续流过顺向电流，则顺向电压(Vf)发生漂移这样的可靠性上的问题。就该顺向电压的漂移而言，如下发生。

如果将少数载流子注入到PIN二极管结构，则被注入的少数载流子与多数载流子复合。通过该复合时所产生的复合能，使在碳化硅结晶中所存在的线缺陷(例如基底面位错、在外延层与基板的界面所产生的失配位错等)扩张为以其为起点的面缺陷即层叠缺陷(以下也有时将层叠缺陷称为“扩张层叠缺陷”)。就层叠缺陷而言，由于作为阻碍电流的流动的电阻来发挥作用，因此如果层叠缺陷增加，则电流减少、顺向电压上升。由此，产生顺向电压的漂移、器件特性劣化。

就层叠缺陷而言，以基底面位错、失配位错等线缺陷为起点，扩张为三角形或带状(例如参照非专利文献1)。就这样的层叠缺陷的扩张而言，从外延层与基板的界面向外延层的表面、沿着基底面(即，向着相对于作为外延生长方向的台阶流方向而垂直的方向)产生。另外，就这样的层叠缺陷的扩张而言，也有时以活性层中的位错为起点而产生、或者以外延层表面附近的位错为起点而产生。

就由层叠缺陷所引起的顺向电压的漂移而言，有在使用碳化硅的MOSFET(以下有时称为“SiC-MOSFET”)中也同样地发生的报道(例如非专利文献2)。MOSFET结构在源极-漏极间具有被称为体二极管的寄生二极管，如果顺向电流流入到体二极管，则引起与PIN二极管同样的劣化。

作为使用SiC-MOSFET等的开关电路中的逆流二极管，多使用顺向电压比较低的肖特基势垒二极管，例如，也能够将SiC-MOSFET的体二极管作为逆流二极管来使用。特别是在该情况下，SiC-MOSFET的体二极管的顺向电压的漂移成为大问题。

通常，在碳化硅半导体基板中，包含10³cm^-2至10⁴cm^-2左右的贯通位错。这些贯通位错大致分为贯通螺旋位错、贯通刃型位错和基底面位错这3种。贯通螺旋位错和贯通刃型位错是在c轴([0001])方向上行进的位错，基底面位错是与基底面({0001}面)并行地存在的位错。这些位错中，已知基底面位错的一部分被外延生长转换为贯通刃型位错。

另外，在下述的专利文献1中,记载有如下技术：通过在碳化硅基板上形成高杂质浓度的层、在其上形成基底面位错的转换率高的低杂质浓度的层、进而在其上形成漂移层，使漂移层的基底面位错密度减小。另一方面，在下述的专利文献2中，记载有如下技术：通过在外延层的结晶生长中使温度上下变化，对外延层给予热应力、使从碳化硅基板转移到外延层中的基底面位错转换为刃型位错，使外延层中的基底面位错减少。

现有技术文献

专利文献

专利文献1：日本特开2009-088223号公报

专利文献2：日本特开2011-219299号公报