[发明专利]使用多级DDR系统中的基于业务的自刷新来进行周期性ZQ校准

说明书

根据各种方面，一种存储器控制器可调度ZQ命令来周期性地校准多级存储器中的个别存储器级。所述存储器控制器可在每一ZQ间隔调度ZQ短命令，且记录所述ZQ短命令在所述ZQ间隔相对于处于自刷新模式的存储器级未命中。在所述未命中的ZQ短命令达到第一阈值之后，可在所述下一ZQ间隔调度ZQ长命令，且假如所述存储器级退出所述自刷新模式且执行所述ZQ长命令，那么正常ZQ行为可恢复。然而，如果所述存储器级保持在所述自刷新模式，直到未命中的ZQ长命令达到第二阈值为止，那么一旦所述存储器级退出所述自刷新模式，所述存储器控制器就可触发ZQ长命令，且在恢复正常ZQ行为之前跳过下一ZQ校准。

相关申请案的交叉参考

本申请案主张2016年5月31申请的标题为“使用多级DDR系统中的基于业务的自刷新来进行周期性ZQ校准(PERIODIC ZQ CALIBRATION WITH TRAFFIC-BASED SELF-REFRESHIN A MULTI-RANK DDR SYSTEM)”的第62/343,769号的美国临时专利申请案的权益，其内容特此以全文引用的方式明确地并入本文中。

技术领域

本公开大体上涉及存储器系统，且明确地说，涉及管理操作来周期性地校准支持基于业务的自刷新模式的多级存储器系统。

背景技术

在双数据速率(DDR)动态随机存取存储器(DRAM)技术中，使用ZQ校准命令来周期性地校准DRAM驱动强度和终止值。举例来说，存储器控制器可通常发出ZQ校准命令来补偿与DRAM相关联的输入/输出(I/O)驱动器中的任何系统电压和温度(VT)变化。用以校准DRAM的一个ZQ校准命令被称作ZQ“长”命令，其通常在加电初始化期间和复位条件期间使用。另外，另一ZQ校准命令被称作ZQ“短”命令，其趋向于用以跟踪正常操作期间的电压和温度的微小变化，且在闲置时周期性地校准DRAM，以维持整个电压和温度范围内的线性输出驱动器和终止阻抗。ZQ短命令花费一百个二十八(128)个DRAM时钟循环来完成，而ZQ长命令花费较长的时间来完成，通常五百十二(512)个DRAM时钟循环。然而，相对于上一次ZQ校准运行，ZQ长命令可补偿较大的电压和温度偏差。

DDR DRAM还支持各种低电力模式，包含自刷新模式，其中DRAM可发出内部刷新来保留存储在其中的数据。因为自刷新模式具有低功耗(例如相对于自动刷新，其中存储器控制器预充电且接着刷新所有打开的行)，DRAM可经配置以自动进入自刷新模式，以在不存在存储器业务时节约电力。因为DRAM自刷新模式可取决于是否存在存储器业务，所以自刷新模式还可被称作基于业务的自刷新。然而，当初与自刷新模式时，DRAM无法服务ZQ校准命令。因此，一个挑战是操控周期性ZQ校准与基于业务的自刷新模式之间的交互，因为可能不需要在自刷新期间校准DRAM，因为不存在业务。然而，在一个存储器级在自刷新模式下花费大量时间，以为所述存储器级不接收任何业务的情况下，当所述存储器级保持在自刷新模式下时，较大的电压和温度变化可累积。在此些情况下，存储器存取时序可恶化，且在任何业务可恢复之前，ZQ校准可为必需的。此外，管理ZQ校准的另一问题是在DDR信道中的所有双列直插式存储器模块(DIMM)之间共享的数据输入/输出(DQ)总线在ZQ校准期间需要稳定。因此，ZQ校准可停止整个存储器信道，阻止业务到所有的级，借此ZQ校准将贡献的性能影响可随着存储器系统中的更多级而增加。举例来说，在例如具有两(2)个DIMM的信道的多级系统中，每一级可基于传入存储器业务独立进入和退出自刷新模式。在此类多级系统中，必须将周期性ZQ校准发出到每一级，从而增加每一级中相对于周期性ZQ命令如何与自刷新模式交互的复杂性。

由此，因为归因于停止整个存储器信道，ZQ校准可花费大量的时间，且实质上影响存储器等待时间，需要增加所述存储器级在自刷新模式下花费的时间且减少信道停止时间的技术，来改进存储器功耗和性能。

发明内容