[发明专利]块交叉耦合的高密度功率供应去耦电容器

说明书

在本公开的一方面，提供了一种用于使用块交叉耦合的薄氧化物去耦电容器的MOS器件。MOS器件包括pMOS晶体管(202)和nMOS晶体管(204)。MOS器件包括与pMOS晶体管和nMOS晶体管相邻的第一晶体管体部连接集合。第一晶体管体部连接集合将第一电压源(Vdd)耦合到pMOS晶体管体部(202b)。第一晶体管体部连接集合还将第二电压源(Vss)耦合到nMOS晶体管体部(204b)。MOS器件包括与pMOS晶体管和nMOS晶体管相邻的第二晶体管体部连接集合。第二晶体管体部连接集合将nMOS晶体管栅极(204g)耦合到pMOS晶体管体部(202b)。第二晶体管体部连接集合还将pMOS晶体管栅极(202g)耦合到nMOS晶体管体部(204b)。

相关申请的交叉引用

本申请要求2016年6月2日提交的题为“BULK CROSS-COUPLED HIGH DENSITYPOWER SUPPLY DECOUPLING CAPACITOR”的美国专利申请No.15/171,987的权益，该申请通过引用以它的整体明确地并入本文。

技术领域

本公开一般地涉及半导体设计，并且更特别地涉及去耦电容器。

背景技术

去耦电容器(也可以称为“decap”)是用于将电网络(电路)的一部分从另一部分去耦的电容器。其他电路元件引起的噪声通过去耦电容器被分流，减少了其对电路的其余部分的影响。一定数量的功率供应去耦电容器可以用于维持电源完整性。去耦电容器可能占据显著的面积，例如高达集成电路(IC)的50％。更高的电容密度允许面积减小和/或改善的功率完整性，因此是期望的。

当形成去耦电容器的金属氧化物半导体(MOS)晶体管的栅极端子与半导体沟道之间的栅极氧化物或介电材料薄于预定阈值时，栅极可以称为薄氧化物栅极，MOS晶体管可以称为薄氧化物MOS晶体管，并且去耦电容器可以称为薄氧化物去耦电容器。薄氧化物去耦电容器具有高电容密度，但是静电放电(ESD)规则禁止薄氧化物栅极直接附接到p-型MOS(pMOS)供应电压(Vdd)或n-型MOS(nMOS)供应电压(Vss)，因为栅极氧化物可能由于将栅极直接连接到功率供应而损坏。因此，当在半导体组件中并入薄氧化物去耦电容器时，可能产生附加的面积开销以绕过该ESD限制。

发明内容

下文提出一个或多个方面的简化概述以便提供对这些方面的基本理解。该概述不是对所有设想到的方面的广泛概览，并且既不旨在标识所有方面的关键或重要元素，也不旨在界定任何或所有方面的范围。其唯一目的是以简化的形式提出一个或多个方面的一些概念，作为稍后提出的更详细描述的序言。

薄氧化物去耦电容器具有高电容密度，但是ESD规则禁止薄氧化物栅极直接附接到Vdd或Vss，因为栅极氧化物可能由于将栅极直接连接到功率供应而被损坏。本公开涉及使用薄氧化物栅极来增加片上功率供应去耦电容，而不使频率响应降级、增加掩模、增大面积、或违反ESD规则。

在本公开的一方面，提供了一种MOS器件。MOS器件可以包括具有pMOS晶体管栅极、pMOS晶体管源极、pMOS晶体管漏极和pMOS晶体管体部的pMOS晶体管。pMOS晶体管源极可以耦合到pMOS晶体管漏极和第一电压源。MOS器件可以包括具有nMOS晶体管栅极、nMOS晶体管源极、nMOS晶体管漏极和nMOS晶体管体部的nMOS晶体管。nMOS晶体管源极可以耦合到nMOS晶体管漏极和小于第一电压源的第二电压源。MOS器件可以包括与pMOS晶体管和nMOS晶体管相邻的第一晶体管体部连接集合。第一晶体管体部连接集合可以将第一电压源耦合到pMOS晶体管体部。第一晶体管体部连接集合还可以将第二电压源耦合到nMOS晶体管体部。MOS器件可以包括与pMOS晶体管和nMOS晶体管相邻的第二晶体管体部连接集合。第二晶体管体部连接集合可以将nMOS晶体管栅极耦合到pMOS晶体管体部。第二晶体管体部连接集合还可以将pMOS晶体管栅极耦合到nMOS晶体管体部。