[发明专利]存储器电路及形成垂直存储器单元串及导电通路的方法

说明书

一种在形成垂直存储器单元串及导电通路时使用的方法包括向下部材料中形成第一下部开口及第二下部开口。在所述第一下部开口及所述第二下部开口内形成第一材料。在所述下部材料上方且在所述第一下部开口及所述第二下部开口中的所述第一材料上方形成上部材料。穿过所述上部材料形成通向所述第一下部开口中的所述第一材料的第一上部开口。通过所述第一上部开口从所述第一下部开口移除至少大部分所述第一材料，且在所述第一下部开口及所述第一上部开口内为正形成的所述垂直存储器单元串形成沟道材料。在形成所述沟道材料之后，穿过所述上部材料形成通向所述第二下部开口中的所述第一材料的第二上部开口。在所述第二上部开口内形成所述导电通路的导电材料。还揭示独立于形成方法的结构实施例。

技术领域

本文中所揭示的实施例涉及包括垂直存储器单元串及导电通路的存储器电路以及在形成垂直存储器单元串及导电通路时使用的方法。

背景技术

存储器为电子系统提供数据存储。快闪存储器是存储器的一种类型，且在计算机及其它装置中具有众多用途。举例来说，个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，快闪存储器在固态驱动器中用于替换旋转的硬盘驱动器。作为又一实例，快闪存储器用于无线电子装置中，这是因为其使得制造商能够在新的通信协议成为标准化时支持所述新的通信协议，且能够提供使装置远程升级以改进或增强特征的能力。

典型快闪存储器包括包含以行及列方式布置的大量存储器单元的存储器阵列。快闪存储器可按块进行擦除及重新编程。NAND可为快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合(其中串联组合通常称为NAND串)的至少一个选择装置。第7,898,850号美国专利中描述实例性NAND架构。

存储器单元串可经布置以水平或垂直延伸。与水平延伸的存储器单元串相比，垂直存储器单元串减小存储器单元所占据的衬底的水平面积，但通常是以增大的垂直厚度为代价。存储器电路的至少一些导电通路可需要延伸穿过增大的垂直厚度，(举例来说)以用于与横向邻近存储器单元串的阵列或在存储器单元串的阵列下方的控制电路连接。此些导电通路的形成可因此些导电通路的高纵横比(即，最大垂直厚度对最小水平厚度)而成问题。

附图说明

图1是根据本发明的实施例的过程中的衬底片段的图解性截面图。

图2是在由图1所展示的步骤之后的处理步骤处的图1衬底的视图。

图3是在由图2所展示的步骤之后的处理步骤处的图2衬底的视图。

图4是图3的图解性俯视图。

图5是在由图3所展示的步骤之后的处理步骤处的图3衬底的视图。

图6是在由图5所展示的步骤之后的处理步骤处的图5衬底的视图。

图7是在由图6所展示的步骤之后的处理步骤处的图6衬底的视图。

图8是在由图7所展示的步骤之后的处理步骤处的图7衬底的视图。

图9是图8的图解性俯视图。

图10是在由图8所展示的步骤之后的处理步骤处的图8衬底的视图。

图11是在由图10所展示的步骤之后的处理步骤处的图10衬底的视图。

图12是根据本发明的实施例的过程中的衬底片段的图解性截面图。

图13是根据本发明的实施例的过程中的衬底片段的图解性截面图。

图14是图13的图解性俯视图。

图15是在由图13所展示的步骤之后的处理步骤处的图13衬底的视图。

图16是图15的图解性俯视图。

图17是根据本发明的实施例的过程中的衬底片段的图解性截面图。