[发明专利]减少非易失性存储器单元阵列中的编程干扰的方法和设备有效
| 申请号： | 201780035720.3 | 申请日： | 2017-02-10 |
| 公开（公告）号： | CN109313924B | 公开（公告）日： | 2019-11-12 |
| 发明（设计）人： | 阿米凯·吉万特 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | G11C16/24 | 分类号： | G11C16/24;G11C16/02;G11C16/34;G11C11/40;G11C11/407;G11C11/4094 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 陆建萍;杨明钊 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 选择栅极 目标存储器 源极线 邻近 编程操作期间 存储器栅极 编程干扰 低态 非易失性存储器单元阵列 邻近存储器单元 目标存储器单元 存储器设备 方法和设备 编程状态 未连接 | ||
1.一种存储器设备，包括：
成行和成列布置的多对非易失性存储器单元，每对包括第一存储器单元和第二存储器单元，所述第一存储器单元包括第一存储器栅极和第一选择栅极，所述第二存储器单元包括第二存储器栅极和第二选择栅极，其中所述第一存储器单元和所述第二存储器单元被设置在同一列并共享设置在所述第一存储器栅极和所述第二存储器栅极之间的源极区域，并且其中所述第一存储器栅极和所述第二存储器栅极不连接到彼此，以及
其中，第一对非易失性存储器单元的第一存储器栅极连接到同一列的相邻的第二对非易失性存储器单元中的第二存储器栅极，其中，所述第一对非易失性存储器单元的第一存储器栅极与所述第二对非易失性存储器单元中的第二存储器栅极没有被另一存储器栅极分离，并且所述第一对非易失性存储器单元的第二存储器栅极连接到同一列的相邻的第三对非易失性存储器单元中的第一存储器栅极，其中，所述第一对非易失性存储器单元的第二存储器栅极与所述第三对非易失性存储器单元中的第一存储器栅极没有被另一存储器栅极分离。
2.如权利要求1所述的存储器设备，其中，所述第一存储器单元和所述第二存储器单元包括镜像的定向，并且所述第一存储器单元的所述第一存储器栅极和所述第二存储器单元的所述第二存储器栅极面向彼此。
3.如权利要求1所述的存储器设备，其中当所述第一存储器单元被选择用于编程而所述第二存储器单元未被选择用于编程时，所述第一存储器单元的所述第一存储器栅极和所述第二存储器单元的所述第二存储器栅极被配置为分别接收第一电压和第二电压，并且其中所述第一电压和第二电压是不同的电压。
4.如权利要求3所述的存储器设备，其中，所述第一电压是在5V到10V的范围内的高电压，而所述第二电压是在0V到5V的范围内的低电压。
5.如权利要求3所述的存储器设备，其中，所述第一选择栅极被配置为接收高电压以选择所述第一存储器单元用于编程，而所述第二选择栅极被配置为接收低电压以禁止所述第二存储器单元用于所述编程。
6.如权利要求1所述的存储器设备，其中，所述第一存储器单元和所述第二存储器单元包括分裂栅极存储器单元。
7.如权利要求1所述的存储器设备，其中，所述第一存储器栅极和所述第二存储器栅极中的每个包括电荷俘获层。
8.如权利要求1所述的存储器设备，其中，所述第一存储器单元和所述第二存储器单元是多位存储器单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201780035720.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：三维存储器件中的存储单元的编程
- 下一篇：脉冲命名器及基质命名器
